Verilog HDL 自学笔记

数据类型

寄存器类型（register）

寄存器表示一个抽象的数据存储单元，通过赋值语句可以改变寄存器存储的值

寄存器数据类型的关键字是reg，reg类型数据的默认初始值为不定值x

例

reg [31:0] delay_cnt;
reg        key_cnt;

reg类型的数据只能在always语句和initial语句中被赋值。

如果该过程语句描述的是时序逻辑，即always语句带有时钟信号，则该寄存器变量对应为触发器；

如果该过程语句描述的是组合逻辑，即always语句不带有时钟信号，则该寄存器变量对应为硬件连线；

线网类型（wire）

线网数据类型表示结构实体（例如门与门，模块与模块）之间的物理连线。

线网类型的变量不能储存值，它的值是有驱动它的元件所决定的。

驱动线网类型变量的元件有门、连续赋值语句、assign等。

如果没有驱动元件连接到线网类型的变量上，则该变量就是高阻的，其值为z。

线网数据类型包括wire型和tri型，其中最常用的是wire类型

例

wire   key_flag；

参数类型（常量）

参数其实就是一个常量，在Verilog HDL 中用parameter定义常量。

我们可以一次定义多个参数，参数与参数之间需要用逗号隔开。

每个参数定义的右边