时钟切换电路毛刺问题

最新推荐文章于 2024-10-20 16:41:10 发布
原创 最新推荐文章于 2024-10-20 16:41:10 发布 · 595 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

 在时钟切换电路中为什么用两个下降沿的触发器会避免毛刺的出现，原因在后面的与门。

假设为上升沿变化，以clk0为例，按理来说经过DFF之后，Q的变化沿和clk0的变化沿是同步变化，但是DFF可能会出现延迟，所以Q端的信号可能会晚到，这样还在上升沿变化的话，晚到的Q端会和CLK0相与，出现毛刺。但是用下降沿的话可以避免这个问题，就算晚到了，也是和0进行相与，所以没影响。

示意图如下所示：

 具体的仿真图如下所示

 

Fortune77
关注
【verilog基础】时钟无毛刺切换电路 Clock Glitch Free
努力，加油每一天鸭~
06-22 2067
【verilog基础】时钟无毛刺切换电路 Clock Glitch Free
P5 组合逻辑电路容易出现毛刺，时序分析建立时间
qq_40510975的博客
07-26 715
出现了竞争冒险，导致了x,y不能同时为1，产生了错误的输出。假设在 红色粗线条处，a、b 应该是同时变化的，也就是 z1应该为1，z1的波形是一条值为1的直线，但是由于某些原因，导致a、b的变化不同步，导致 红色粗线条 处的 z1 波形出现了个凹槽，不再是平直的波形，这叫毛刺。“1”处表示的是时序逻辑，它会在时钟上升沿时，判断对应的 a、b 的值，例如图中是 0，1，则z2为1，并且维持一个时钟周期，直到下个时钟上升沿到来，再重新判断 a、b 的值来决定下一个时钟周期z2应该保持什么值。
ASIC数字设计中的时钟防毛刺
06-02
ASIC数字设计中的时钟防毛刺 切换时钟时易发生问题
STA -- Setup time & Hold time 详细解读
darknessdarkness的博客
02-28 6168
Setup time & Hold time 一般来说，setup可以通过时钟频率来调整，而hold time是不行的，是一定要满足的。 对于某个DFF来说，建立时间和保持时间可以认为是此器件固有的属性。 在理想情况下，只要在时钟沿来临时，有效数据也来临（时钟沿之前或同时），则能够正确采集到数据；而在时钟沿之后（或同时），即使数据发生变化，也不会影响DFF的输出了。然而在实...
FPGA经验总结
xl48508600的博客
02-15 1万+
1 数字电路设计中的几个基本概念： 1.1 建立时间和保持时间： 建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。  如图1 。 数据稳定传输必须满足建立和保持时
时钟切换中的毛刺（glitch）
dxz44444的博客
05-12 1万+
1.有毛刺的时钟切换电路 assign outclk = (clk1 & select) | (~select & clk0); 这个时钟切换电路是一个纯组合逻辑，输出时钟（OUT CLOCK）由选择信号（SELECT）控制，当SELECT为1时输出CLK1，反之，输出CLK0. 2.相关时钟源的毛刺保护 下图显示了防止源时钟相互倍数的时钟开关输出出现毛刺的解决方案。在每个时钟源的选择路径中插入一个负边沿触发的D触发器。 在时钟的下降沿采样选择控制（SELECT），以及仅.
时钟切换过程剔除毛刺过程
qq_26707507的博客
06-08 838
传送门： 这篇文章讲的比较清楚 https://blog.youkuaiyun.com/bleauchat/article/details/96180815?utm_medium=distribute.pc_relevant.none-task-blog-BlogCommendFromMachineLearnPai2-5.nonecase&depth_1-utm_source=distribute.pc_relevant.none-task-blog-BlogCommendFromMachineLearnPai
时钟切换电路
笔墨纸砚
03-22 2124
有毛刺的时钟切换电路 原理图如图1所示： 图1 这个时钟切换电路是一个纯组合逻辑，输出时钟（OUT CLOCK）由选择信号（SELECT）控制，当SELECT为1时输出CLK1，反之，输出CLK0. 看似很简单，实现了时钟的切换，实则存在着很大的隐患，会产生毛刺，如图2所示： 图2 对上图的Verilog描述： assign outclk = (clk1 & select) | (~select & clk0); 相关时钟源的毛刺保护 图3显示了防止源时钟相互倍数的时钟开关输出出现
6-时钟切换电路的设计思想.pdf
06-25
该文件主要是讲述了电路进行时钟切换的时候产生的毛刺(glitch)所带来的的伤害，以及如何设计防止毛刺发生的时钟切换电路。
【verilog刷题】时钟切换电路
weixin_47730622的博客
10-20 808
基于verilog的时钟切换电路
Verilog-时钟切换电路
weixin_47973334的博客
09-10 601
输入 sel，clka，clkb，sel 为 1 输出 clka，sel 为 0 输出 clkb。
关于门控时钟的毛刺解决
FPGA开发 | 高速接口与数字IC设计
12-23 1714
平台：ise14.7 仿真平台：modelsim se10.4d 在使用AD采集控制的时候往往需要使用SPI来读取外部的数据，需要逻辑内部产生门控时钟提供给外部器件使用。 逻辑上使用组合逻辑分配时钟。 // ************************* // MODULE DEFINITION // ************************* `timescale 1 ns / 1 ps module gate_clk#( parameter U_DLY = 1
无毛刺时钟切换
carrotbanana的博客
09-05 6792
无毛刺时钟切换电路，又叫glitch free电路，时钟无缝切换电路。在芯片运行时需要通过门控切换时钟源，其产生的毛刺现象可能会导致驱动电路产生亚稳态，且对于不相关时钟的切换也有可能会产生门控电路的亚稳态问题。先来看一个简单的门控时钟：是由一个两个与门和一个或门组成的MUX。当select从0变到1时，时钟从clk0变到clk1，， 会导致产生了两个占空比既不为CLK0又不为CLK1的时钟，。
关于毛刺
热门推荐
shengzhuzhu的专栏
06-09 1万+
关于毛刺 分类： FPGA2013-12-13 21:26 161人阅读 评论(0) 收藏 举报 FPGADesign 目录(?)[+] 1. 毛刺的产生原因：冒险和竞争 使用分立元件设计电路时，由于PCB在走线时，存在分布电容和电容，所以在几ns内毛刺被自然滤除，而在PLD内部没有分布电感和电容，所以在PLD/FPGA设计中，竞争和冒险问
FPGA/PLD 中毛刺问题
weixin_30782293的博客
02-09 348
和可靠性有关的几个概念 　 　 建立时间和保持时间 　 图1 建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。 如图1。 数据稳定传输必须满足...
时钟无毛刺切换
weixin_42415266的博客
07-25 1218
今天来讲一下时钟无毛刺切换技术。
soc中的多时钟设计/详细解释亚稳态/复位/毛刺/多bit同步问题/跨时钟设计原则
cy413026的博客
11-19 2413
转自FPGA中的多时钟设计 多种独立时钟在SoC（system-on-chip）设计中已普遍存在。很多SoC设备接有许多接口，这些接口根据标准运用了完全不同的时钟频率。 很多现代的串行接口继承了片上其它接口的异步性；而有些则直接从输入数据流中继承时钟。通过设计主要的SoCs子模块运行独立的时钟解决大片子中的时钟脉冲相位差，已经成为一种趋势。 由于这些原因，做SoC项目的设计人员一定会遇到多时...
Glitch free 无毛刺时钟切换电路，时钟无缝切换，时钟无毛刺切换技术
weixin_45230720的博客
09-24 2148
无毛刺时钟切换电路，又叫 Glitch free 电路、时钟无缝切换电路，在笔试中遇到过，如果没有接触过，很可能无从下手。随着越来越多的多时钟应用于当今的芯片中（尤其是在通信领域），在芯片运行时经常需要切换时钟源。这两个时钟在频率上可能完全不相关，也可能成倍数关系。不管是哪种情况，都有可能在开关门控时产生毛刺（Glitch）。时钟线上的毛刺对整个系统是危险的，因为它可能使用边沿触发了部分寄存器，而其他寄存器却没被触发。在这篇文章中，使用两种不同的方式来避免输出时钟上有毛刺。
verilog 基础设计11-glitch free 无毛刺的时钟切换
weixin_45590981的博客
08-15 1775
1、毛刺的危害 普通的时钟切换电路，通常由一个选择器构成，存在产生毛刺的危害，如下图所示 其波形图如下 由于sel信号可能在任意时刻变化，所以 ，如上如所示，当sel由0跳变为1时，选通的信号由clk0切换成clk1，出现一个glitch。 2、无毛刺的处理 （1）相关时钟的glitch free 处理 (2) 不相关时钟的glitch free 处理 （1）相关时钟的glitch free 处理 保证时钟切换时，...
OCC电路如何避免时钟切换时的毛刺问题？
最新发布
06-24
<think>首先，用户的问题是：“我想了解如何在OCC电路中避免时钟切换时的毛刺问题”。用户提到了“OCC电路”、“时钟切换”和“毛刺问题”，并询问解决方案。我需要参考系统级指令：-所有行内数学表达式用$...$，例如$x^2$。-独立公式用$$...$$并单独成段。-LaTeX语法正确。-使用中文回答。-生成相关问题。-回答中引用的段落末尾自然地添加引用标识，例如[^1]。用户提供了一些引用：-引用[1]:描述了OCC电路包含三路时钟，需要隔离不相干的时钟以避免寄存器树被拖长。-引用[2]:提到使用mux和时钟门控实现无毛刺切换时钟：先关闭旧时钟的使能，改变选择信号，再打开新时钟的使能。-引用[3]:解释外部参考时钟和PLL锁定时需要无毛刺切换电路。-引用[4]:是关于复位和STA的描述，但似乎不直接相关。用户的问题是针对OCC电路（On-ChipClockController）的时钟切换毛刺问题。解决方案可能涉及时钟门控、同步电路等。关键点：-在OCC电路中，时钟切换时可能产生毛刺，导致逻辑错误。-解决方案：使用无毛刺切换技术，如引用[2]所述：先禁用旧时钟，再切换选择信号，再启用新时钟。我需要构建一个清晰、结构化的回答：1.解释问题：什么是时钟切换毛刺问题。2.描述解决方案：详细说明如何避免毛刺。3.使用示例或伪代码（如可能）。4.确保回答真实可靠，基于提供的引用。生成相关问题：在回答结束时，列出相关问题，如示例所示。回答结构：-引言：简述OCC电路和毛刺问题。-解决方案：逐步解释避免毛刺的方法。-可能添加一个简单的代码或逻辑描述。-结尾：生成相关问题。使用中文回答。具体内容：-解释OCC电路：On-ChipClockController，用于管理多个时钟源。-毛刺问题：在切换时钟时，由于信号延迟，可能产生短脉冲（毛刺），导致下游逻辑错误。-解决方案：引用[2]提到的方法：使用时钟门控（clockgating）实现无毛刺切换。-步骤：假设从clk0切换到clk1：1.关闭clk0的时钟使能信号（disableclk0）。2.改变选择信号（sel）以选择clk1。3.启用clk1的时钟使能信号（enableclk1）。-这样可以确保在切换过程中没有时钟输出，避免毛刺。在回答中，自然地添加引用标识。例如，当提到解决方案时，引用[^2]。如果需要数学表达式，例如描述时钟频率或方程，用$...$格式。生成相关问题：1.OCC电路中时钟树综合的注意事项？2.如何验证时钟切换无毛刺的实现？3.OCC在低功耗设计中的应用？确保回答完整。</think>### OCC电路中避免时钟切换毛刺问题的解决方案 在OCC（On-Chip Clock Controller）电路中，时钟切换时可能产生毛刺（glitch），这是由于信号切换过程中的传播延迟和逻辑竞争引起的。毛刺会导致下游逻辑错误，例如寄存器采样错误或系统不稳定[^3]。OCC电路通常管理多个时钟源（如fast_clock、slow_clock等），在切换时必须确保无毛刺操作。以下是基于行业实践和引用内容的逐步解决方案。 #### 问题原因和关键点 - **毛刺产生机制**：当直接使用多路选择器（MUX）切换时钟源时，选择信号（sel）的变化与时钟边沿不同步，可能产生短脉冲（毛刺）。例如，在从 $clk_0$ 切换到 $clk_1$ 时，如果 $sel$ 信号在时钟高电平期间变化，输出时钟可能出现非预期的脉冲[^2][^3]。 - **OCC电路特殊性**：OCC电路常包含多个时钟域（如引用[1]所述的三路时钟），时钟树综合时需隔离不相干时钟，否则寄存器树会被拖长，加剧毛刺风险[^1]。 #### 无毛刺时钟切换解决方案 为避免毛刺，核心方法是使用时钟门控（clock gating）技术，结合同步控制逻辑。以下步骤基于引用[2]提出的方案，适用于OCC电路： 1. **添加时钟门控单元**：为每个时钟路径引入时钟使能信号（例如 $enable_0$ 和 $enable_1$），通过门控电路控制时钟输出。这可以防止切换过程中的中间状态。 2. **切换序列（同步操作）**： - 步骤1：禁用当前时钟的使能信号（例如，从 $clk_0$ 切换到 $clk_1$ 时，先设置 $enable_0 = 0$，关闭 $clk_0$ 输出）。 - 步骤2：等待一个或多个时钟周期（确保当前时钟完全停止），然后改变选择信号（例如，设置 $sel = 1$ 以选择 $clk_1$）。 - 步骤3：启用新时钟的使能信号（例如，设置 $enable_1 = 1$，激活 $clk_1$ 输出）。 这个过程保证在切换间隙，时钟输出为低电平，避免毛刺。数学上，输出时钟 $clk_{out}$ 可表示为： $$ clk_{out} = (enable_0 \cdot clk_0) \cdot \overline{sel} + (enable_1 \cdot clk_1) \cdot sel $$ 其中，$enable$ 信号由同步状态机控制，确保时序约束。 3. **实现示例（Verilog伪代码）**： ```verilog module clock_switch ( input clk0, clk1, // 输入时钟 input sel, // 选择信号（0: clk0, 1: clk1） input switch_enable, // 切换使能信号 output reg clk_out // 输出时钟 ); reg enable0, enable1; // 时钟使能信号 reg sel_sync; // 同步后的选择信号 // 同步逻辑：使用clk0或clk1的上升沿同步控制信号 always @(posedge clk0 or posedge clk1) begin if (switch_enable) begin // 步骤1: 禁用当前时钟 if (sel == 0) enable0 <= 1'b0; // 关闭clk0 else enable1 <= 1'b0; // 关闭clk1 // 步骤2: 同步切换选择信号（避免亚稳态） sel_sync <= sel; // 步骤3: 启用新时钟（延迟一个周期） if (sel_sync == 1) enable1 <= 1'b1; // 启用clk1 else enable0 <= 1'b1; // 启用clk0 end end // 输出时钟门控 assign clk_out = (enable0 & clk0) | (enable1 & clk1); endmodule ``` 此代码确保切换过程无毛刺，因为它先断开当前时钟，再切换选择，最后连接新时钟[^2]。 #### 额外设计注意事项 - **时钟树综合优化**：在OCC电路中，隔离不同时钟域（如fast_clock和slow_clock）以减少串扰。引用[1]强调，若未隔离，时钟树可能被拖长，增加毛刺概率[^1]。 - **时序验证**：使用STA（Static Timing Analysis）检查使能信号和选择信号的时序。确保 $enable$ 信号的变化满足建立和保持时间（setup/hold time），避免亚稳态。引用[4]提到，异步复位对毛刺敏感，类似地，时钟切换需分析信号间timing关系[^4]。 - **PLL锁定处理**：在外部参考时钟切换（如PLL未锁定时），需优先使用备用时钟。引用[3]指出，PLL锁定前使用外部时钟可防止不稳定输出，切换电路需集成上述门控逻辑[^3]。 通过上述方法，OCC电路能高效避免时钟切换毛刺，提升系统可靠性。实际实现中，还需结合EDA工具进行仿真验证。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值