vitis 报错（2）[Common 17-53] User Exception: Unable to get hpfm file from project

原创 已于 2023-08-03 10:26:07 修改 · 1.5k 阅读 · 7 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发 #嵌入式硬件 #单片机

于 2023-08-03 10:22:59 首次发布
博客指出创建工程时勾选‘Project is an extensible Vitis platform’，直接导出可能报错，错误信息为无法从项目属性或BD获取hpfm文件。解决办法是在platform setup页面使能M_AXI_GP端口以及FCLK_CLK0端口，并将FCLK_CLK0端口设为默认。

问题：[Common 17-53] User Exception: Unable to get hpfm file from project property platform.hpfm_file or from the BD itself.

在创建工程时，会有一个 "Project is an extensible Vitis platform"可勾选项，如果勾选了此项，Menu->File->Export 会变成 "Export Platform" 而不是 "Export Hardware"。如果直接导出，可能会报错。

 此时需要在platform setup页面使能M_AXI_GP端口以及FCLK_CLK0端口，并使FCLK_CLK0端口设置成默认

Vitis AI(03) Vivado Flow
abcxy2161的博客
05-26 1975
从本文开始，将正式介绍VitisAI的工作流程。第一个流程就是Vivado Flow，在Vivado开发环境中创建一个硬件平台，为后续的PetaLinux和Vitis提供基础。Vivado中的大部分的内容都是在Block Design中完成的，核心目标是创建一个Zynq UltraScale MPSoC的运行硬件环境，以及为DPU的正常运行提供硬件支持。这里需要注意，较老版本的VitisAI教程中，需要在Vivado中导入DPU的IP核，这种做法已经成为历史，本文介绍的流程中，在Vivado中是不需要导入D
Vitis HLS 学习笔记--hls::stream（理解串流：do-while）2
hi94的博客
05-10 1126
针对《Vitis HLS 学习笔记--理解串流Stream(2)-优快云博客》博文的内容，做进一步说明。
Vivado中用于时钟操作的几个Tcl命令
Reborn Lee
10-07 8339
理论上，使用Tcl可以在Vivado上完成一切操作，但是没必要，因为命令太多，很难记忆，我们只需要知道几个常用的即可，方便我们使用Vivado。
GDNet4.0.0.rar
04-07
GDNet(高性能高并发)游戏设计网络框架基于System.Net库开发的一款网络框架，可以在不同的开发环境中使用，如Unity，VS的所有c#项目等。GDNet网络框架开放源代码，可扩展性强，支持Tcp，udp, enet, web, kcp, udx网络协议，以及dotnetty的高性能服务器架构. 支持分布式服务器，百万玩家在线，支持双端共享代码，支持第三方SQL数据库，支持moba，mmorpg大型网络游戏，支持其他大小型软件等等。使用IOCP高效并发网络编程处理，udp支持可靠和非可靠等网络传输。学习简单，几天即可上手，专为独立开发者提供的网络框架，也可用于公司项目开发。内置帧同步，状态同步，轻而易举实现你的网络同步，群内问题解决和使用改善反馈，欢迎各位初学或高手以及爱好者进行学习与交流
vitis 2022.1工程移动位置后，build project 报错
qq_24226529的博客
03-05 518
1、更改 xilinx->Platform Repositories->Add Custom Platform->…\RFSOC0217（platform project）\export\RFSOC0217。解决问题：针对vitis 2022.1工程移动位置后，build project 报错。2、更新平台信息，右键platform project。确认xsa信息，这个方法也可以用来更新xsa文件。3、最后即可正常build工程。
记录 - vitis platform project报错缺少头文件
qq_24210943的博客
11-26 943
今天在build platform project的时候突然显示out-of-date,打开report一看，好家伙——缺的有好几个，xstatus.h xil_types.h xil_io.h，这全是系统头文件啊。在csdn和xilinx官网上找到了几种解决方案，包括但不限于修改makefile（好几个版本），直接将缺的头文件拷进去，更换vitis版本，都不行。捣鼓了一晚上，发现xilinx社区有人抱怨。，于是我把工程文件拷到了根目录下面。xilinx真有你的！
Xilinx Vitis运行报错：2022.2 Vitis: ERROR : Can't read "map":
09-17
Xilinx Vitis运行报错 2022.2 Vitis: ERROR : Can't read "map": no such variable when trying to launch application on my target
Vitis2021.1报错：fatal error: xparameters.h: No such file or directory
songcikeep的博客
08-01 7664
Vitis2021.1报错：fatal error: xparameters.h: No such file or directory
2D-CNN-Forward-Propagation:在Vitis HLS中使用C ++实现2D卷积神经网络
04-13
在Vitis HLS中使用C ++实现2D卷积神经网络 CNN-使用-HLS 目录结构： 该软件包包含以下目录： modules /-用于开发和测试用于CNN实施的单个HLS功能的目录 neuronetwork_stream /-包含C ++源代码和测试平台的目录 py ...
Xilinx Vitis arm-xilinx-eabi-gcc.exe: error: *.c: Invalid argument
Ayka的博客
10-21 6288
This problem may be a bugof version 2021.1 only. Unfortunately, I'm just currently using this version. After Build Project: Find where this Makefile is through "make: Leaving directory" information. For me, it is located atZynq_CPU_wrapper_hw_platfo...
vitis 头文件报错
treelikeone的博客
06-16 1819
2、有对应文件，那大概是软件问题了，除了别处的更改makefile外，可以试试从bsp里导入一个例程，将代码拖入例程文件中编译运行。1、先看下platform里spr文件的bsp是否有对应文件，若重置bsp后没有，说明硬件平台没更新，先更新一下xsa文件；
Vitis导入自制IP导致无法构建Platform
NoNoUnknow的博客
10-15 1339
【代码】Vitis导入自制IP导致无法构建Platform。
Vitis平台创建并运行vadd demo
weixin_52379562的博客
04-24 705
Zynq UltraScale+ MPSoc IP核内取消对PL端的AXI总线使用，让PL端释放这两根总线，让Vitis使用。FPGA已经配置了基础的设备树，用户仅可以修改此处，修改为。user_packages下能够找到上述包，打开即可。ID可以自行修改，默认时钟选择200MHz。，自动配置Zynq MpSoC IP核。针对三个不同的时钟域，配置三个不同的。从sd卡的第二分区启动，也就是。，如果是官方板子可以这么设置。编译生成，导出bit流。拷贝到win系统下，用。，输出三个时钟分别为。
The project was not built due to "Resource already exists on disk: '/xxx/WebRoot/WEB-INF/class
u014570627的博客
10-17 3747
只分享下我的解决方法： 打开项目所在的硬盘上的位置，找到WebRoot/WEB-INF/classes的位置位置，清除掉该文件下的文件。即可。 回到eclipse界面，Project－>clean－>选中文件－>OK。发现这个错误提示没有了。
vivado综合报错
Turn_on的博客
03-02 2279
将一个vivado工程建立副本之后直接打开修改，然后综合，会报错。 最终发现是一个老生常谈的问题：目录中含有中文。将中文目录去除即可。
Vivado和modelsim联合仿真出现问题
weixin_43606771的博客
05-19 7364
出现以下提示： User Exception: The file specified with the MODELSIM environment variable does not exist! Please set this variable to an existing modelsim.ini file location. 原因：环境变量没有设置 解决： 1.添加用户环境变量 2.环境变量名：MODELSIM，环境变量的值为：modelsim安装路径下modelsin.ini文件，如D:\modelt
Xilinx Vivado 2021 Export Platform Hardware Error: No default platform clock is selected
Ayka的博客
10-12 8484
After creating a block design, doint connections, creating HDL wrapper, and generating bitstream, I want to export my hardware. If you ticked "Project is an extensible Vitis platform", your Menu->File->Export will be "Export Platform" rather than "Ex
Vivado关联Modelsim报错environment variable is not writeable
YprgDay的博客(Yuan make progress everyday)
06-25 1210
Vivado关联Modelsim报错ERROR: [Common 17-53]。
问题与解决方法
m0_73524477的博客
11-06 278
错误记录
vitis报错fatal error: xemacpsif.h: No such file or directory
最新发布
07-25
在使用 Vitis 进行开发时，遇到 `fatal error: xemacpsif.h: No such file or directory` 的报错通常与工程配置或头文件路径设置不正确有关。该问题可能出现在不同版本的 Vitis 中，尤其是当工程依赖的硬件平台或 BSP（Board Support Package）配置不完整时。 以下是一些常见的解决方案： ### 1. 检查 BSP 设置 确保 BSP 已正确生成并包含所需的驱动程序支持。`xemacpsif.h` 是与以太网控制器相关的头文件，通常属于 `xilinx_netif` 或 `lwip` 组件。在生成 BSP 时，应启用以下选项： - `lwip` 或 `lwip141`（轻量级 TCP/IP 协议栈） - `xilinx_netif`（Xilinx 提供的网络接口层） 进入 BSP 设置界面后，确认是否启用了这些组件。若未启用，重新配置 BSP 并勾选相关选项。 ### 2. 添加头文件路径 若 BSP 已正确配置但仍提示找不到头文件，需手动添加头文件路径至工程属性中。具体步骤如下： - 右键点击工程 → `Properties` - 进入 `C/C++ Build` → `Settings` - 在 `Tool Settings` 标签下，找到 `Includes` 部分 - 添加如下路径（根据实际工程结构进行调整）： ```text ${workspace_loc:/<project_name>/bsp/ps7_cortexa9_0/include} ${workspace_loc:/<project_name>/bsp/ps7_cortexa9_0/libsrc/xilffs/src} ${workspace_loc:/<project_name>/bsp/ps7_cortexa9_0/libsrc/lwip141/include/ipv4} ``` ### 3. 清理并重新生成 BSP 有时旧的构建残留可能导致路径或依赖问题。尝试清理 BSP 并重新生成： - 在 Vitis 中右键 BSP 工程 → `Clean` - 然后右键 BSP 工程 → `Rebuild` ### 4. 检查工程依赖关系 确保应用程序工程正确引用了 BSP 工程。在工程属性中检查链接设置，确认 BSP 库被正确链接，且依赖项已添加。 ### 5. 更新 Vitis 版本 该问题可能与特定版本的 Vitis 有关，尤其是 2021.1 及更早版本中存在相关 Bug。如果使用的是旧版本，建议升级至 2022.1 或更高版本以获得更好的兼容性和稳定性[^1]。 ### 示例代码路径验证 如果使用了 `xemacpsif.h` 中的 API，确保代码中包含方式正确： ```c #include "xemacpsif.h" ``` 确认该头文件存在于 BSP 的 `include` 目录下，例如： ```text <vitis_workspace>/<project_name>/bsp/ps7_cortexa9_0/include/xemacpsif.h ``` ---
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值