修改python的pip源为国内源

最新推荐文章于 2023-09-09 19:53:30 发布
最新推荐文章于 2023-09-09 19:53:30 发布
阅读量132 收藏
点赞数
文章标签： python pip linux centos windows
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/EasternTiger/article/details/120376576
版权
本文介绍如何通过更换pip源来提高Python包的安装速度，包括临时修改和永久修改的方法，适用于Windows和Linux系统。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

由于网络原因，访问国外的pip源超级慢，因此可将源改为国内源(都是pipy官网的镜像)，就能体验到流的飞起的速度了

可临时修改，也可永久修改

临时修改：在后边加个-i参数指定pip源，如下所示：

pip install package_name -i https://pypi.douban.com/simple
永久修改：需要修改配置文件 

Windows：
进入%APPDATA%目录，例如我的是C:\Users\Raytine\AppData\Roaming
新建pip文件夹，如果有则跳过
新建pip.ini文件，设置pip源，如下所示为清华大学的pip源：
[global]
index-url=https://pypi.tuna.tsinghua.edu.cn/simple

-------------------------

Linux：
cd ~                   # 进入家目录 
mkdir .pip          # 新建.pip隐藏文件夹
touch pip.conf   # 新建pip.conf文件
vim pip.conf      # 用vim编辑pip.conf文件，内容与Windows下pip.ini文件的内容一样
保存退出

【Verilog基础】if-elseif语句、多if语句和case语句优先级关系
努力，加油每一天鸭~
03-09 1684
【Verilog基础】if-elseif语句、多if语句和case语句优先级关系
verilog中generate语句的用法
abcdef123456gg的博客
11-07 6498
generate为verilog中的生成语句，当对矢量中的多个位进行重复操作时，或者当进行多个模块的实例引用的重复操作时，或者根据参数的定义来确定程序中是否应该包含某段Verilog代码的时候，使用生成语句能大大简化程序的编写过程。 Verilog-2001添加了generate循环，允许产生module和primitive的多个实例化，generate语句的最主要功能就是对module、re...
verilog 中，always块里if的问题
萌新的博客
03-29 2218
always里，在开头一般都有个if（！rst） 复位之后 的操作 都要写在下一个else里 或者后面的else if下，千万不能另外写一个if，不然这个if和复位的if是并行的，导致综合不通过。
Verilog中连续赋值语句中的错误
wsygdsghhh的博客
03-12 472
Verilog中连续赋值语句中的错误
关于Verilog中不完整if产生锁存器的问题
qq_41636459的博客
10-02 3255
先上两段代码: 第一段： always @（posedge clk） if(enable) q <= data; //else //q <= 0; 第二段 always @(*) if(enable) q <= data; //else //q <= 0; 上面两个片段都是不完整if语句，区别在于一个是时序逻辑，另一个是组合逻辑，那么这两段代码都...
if语句不执行是什么情况？（已解决）
weixin_46259195的博客
09-28 9268
answer = "good man" answer1 = "bad guy" answer2 = "smart guy" print('Who do you think I am? ') key =input() if key == answer1: print('滚！') elif key == answer2: print("木有错。") elif key == answer: print("别这么说。 ") else: print('闪边儿去！') 奇怪，if语句
always块中的多个if运行
qq_42640275的博客
02-23 4958
今天在调试时出现的问题在一个always中写入了三个if语句，前两个只有if，而最后一个有if ,else关系，在测试时即使第二个if的触发条件满足，但是从在线看还是没进入到begin,end中。观察RTL发现第二个if的内容没被接入到电路。 原因: 1.always块中多个if存在优先级关系，越靠近后面的优先级越高，越在后边的也是越靠近输出短的，那么延时也将越短。 2.当第n个if带有else且第n个if不生效时，那么会直接执行else，这时前n-1个if的判断...
verilog中if语句的用法
04-07
Verilog中的if语句可以用于根据条件执行不同的代码块。if语句的基本语法如下： if (condition) begin // code block to be executed if condition is true end else begin // code block to be executed if ...
verilog中if语句的嵌套
最新发布
01-21
### Verilog 中 `if` 语句嵌套的用法 在 Verilog 中，`if` 语句用于条件判断。当需要更复杂的逻辑控制时，可以在一个 `if` 或者 `else if` 块内再定义另一个 `if` 语句，形成所谓的嵌套结构。 #### 语法说明 基本...
verilog里面if语句使用
05-04
在 Verilog 中，if 语句...需要注意的是，Verilog 中的 if 语句是在时序逻辑中使用的，因此其执行顺序可能与顺序逻辑不同。同时，if 语句中的语句块也可以包含其他的时序逻辑语句，如非阻塞赋值语句和 always 块等。
verilog入门经验（一） always块使用
phenixyf的专栏
06-04 4万+
1. 信号的产生及always块使用注意事项     1.1 不要在不同的always块内为同一个变量赋值。即某个信号出现在           所以注意，在产生一个信号时，所有产生该信号的条件都应放在一个always块内考虑。     1.2 不要在同一个always块内同时使用阻塞赋值（=）和非阻塞赋值（     1.3 使用always块描述组合逻辑时使用阻塞赋值（=），在使用alw
【Verilog】三、Verilog高级知识点
weixin_62912626的博客
11-15 1751
FPGA Verilog语法
Verilog中if 语句与wait语句的区别
qq_33300585的博客
02-28 2804
Verilog中if 语句与wait语句的区别
FPGA的Verilog打拍方式无法打拍，测试的仿真结果不打拍的解决方法。
weixin_44502554的博客
12-13 3350
解决FPGA仿真测试Verilog打拍无效的问题，针对时钟和复位以及其他信号的赋值方式是阻塞赋值还是非阻塞赋值做了标定，成功的解决了打两拍有时候无法实现的问题。
Verilog中输入数据范围的判断方法整理
热门推荐
FPGA/MATLAB学习教程/源码/项目合作开发
08-01 10万+
在系统设计的过程中，经常需要根据输入数据的值，对相关信号的值进行改变。如果输入数据的边界值数量比较少，可以用条件操作符、if...else、case等结构实现。但是如果数据边界值的数量很多，使用条件操作符和if...else会导致最差情况下的延时增加，使用case会导致代码量巨大。在这种情况下，使用不同的Verilog代码可以对系统的资源和速度产生很大影响。 比如在某MP3解码系统中，存在如下代码...
Verilog中二等号==和三等号===的用法总结
Alfred的博客
05-17 1万+
在Verilog HDL语言中，存在着4中等式运算符： == 等于 != 不等于 === 等于 != 不等于 注意：求反号，双等号，三等号之间不能有空格。 这四个运算符都是双目运算符，它要求有两个操作数。 ==和!=又称为逻辑等式运算符，其结果有两个操作数的值决定。由于操作数中某些为可能是不定值x和高阻值z。 而===和!==运算符则不同，它在对操作数进行比较时，对某些位的不定值x和高阻值z也进行比较，两个操作数必须完全一致，其结果才是1，否则为0。 ===和!==运算符常用于case表达式判别，所以又
#Verilog复位时序问题
1111
03-23 494
问题描述： 在 always@(posedge clk) 中，如果需要使用 rst 复位，一定要注意时序问题，即时钟上升沿到来时，复位信号是不是有效状态。 以下是设计代码： module counter_xiaole(clk, in, sel, out, set, rstn); input clk; //clock signal input[3:0] in; //set value directly input sel; // add or minus input set; //for s
Verilog中关于表达式计算的分析与总结
qq_40894989的博客
09-09 566
由前面的分析可知，在表达式中-32‘d12是失去作为符号负数的特性的，即它表示的是一个大的正数，所以intA的值为FFFF_FFF4，但同时intA为一个有符号数，所以intA将FFFF_FFF4转换为一个有符号数，所以有符号数intAFFFF_FFF4的原码为-12（除最高位符号位外，其它位取反然后加1），又因为表达式 regA = intA / 3，其中intA 和 3都是有符号数，所以结果为-12/3 = -4，表示为补码为FFFC。如果无符号数的位数大于size，那么就在左端截去多余的位。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

EasternTiger

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值