Cadence Allegro15.5操作知识积累

本文介绍如何在 Cadence SPB 15.5 中修改快捷键,包括如何禁止显示不同类型的布线层,如何更改铺铜所属的网络,以及调整差分线的小技巧。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

,修改CA15.5的快捷键,在目录Cadence\SPB_15.5\share\pcb\text下找到env文件,使用uedit32.exe软件打开,在# F1 is normally reserved by the system for Help so we don't use it的后面,修改对应的快捷键即可。
,禁止布线去显示有不同的层,顶层、底层、通孔类型,需要分别设置显示与否。
,要改变铺铜所属的网络,点击另一个网络即可。
,调整差分线两端的小线段时,尽量选中该小线段的中心调整。
Cadence软件是我们公司统一使用的原理图设计、PCB设计、高速仿真、自动布线的EDA工具。本篇Cadence使用手册是一本基于Allegro SPB V15.2版本的Cadence软件的基础使用手册,包括原理图设计、PCB设计、高速仿真、约束管理器、自动布线五个方面的内容,是一个入门级的教材。通过这本手册旨在让新进员工能掌握Cadence的基本使用方法,能独立进行原理图及PCB的设计,了解自动布线、约束管理器的使用,熟悉高速仿真的过程,并对公司的EDA流程有全面的了解。   Cadence软件是一个功能强大的系统工具,包括很多功能模块,如原理图输入;数字、模拟及混合电路仿真;自动布局、布线;印刷电路板图及生产制造数据输出;以及针对高速PCB板MCM电路的信号完整性分析等,从前到后提供了完整的输入、分析、版图编辑和制造的全线EDA辅助设计工具。   Cadence板级设计范畴,主要由以下几部份组成: 1.1 库 所有的EDA软件都离不开库的支持,库的丰富程度在一定程度上决定着EDA工具的实用性。Cadence板级设计的库按调用它的软件工具可分为四类: 原理图库:Concept HDL调用 信噪库:SPECCTRAQuest工具调用。 逻辑功能库:Verilog -XL工具调用 物理库:Allegro工具调用。   1.2原理图输入 在Cadence板级设计中的原理图输入工具为Concept-HDL,它可以灵活高效地将原理图送入计算机,并生成后继工具能够处理的数据。   1.3设计转换和修改管理 它实际是原理图与PCB之间的一个纽带,负责将原理图中所表述的器件连接关系及元件封装说明翻译成PCB所能接受的格式,并将PCB信息反馈到原理图中,以保证原理图与PCB的同步。这种由前到后和由后到前的设计数据的转换都是由这一环境完成的。   1.4物理设计与加工数据的生成 这一环境主要完成PCB图的设计(包括布局、布线)和生成后继制造与加工PCB板所需的各种数据文件。   1.5高速PCB规划设计环境 在该环境中可以对PCB图进行信号完整性分析等高速仿真,并将分析结果传递到Concept和 Allegro,从不断修改和完善PCB图。这一工具在信号频率较高的PCB设计中尤为有用。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值