精彩回顾｜硬件敏捷开发与验证方法学研讨

 

8月27日，作为2022年第二届RISC-V中国峰会的同期活动，达坦科技成功举办硬件敏捷开发与验证方法学研讨。虽然是线上分享活动，但大家热情依旧，会后在“硬件敏捷开发和验证方法学讨论群”中积极互动提问。长达四小时的就新一代HDL在数字芯片设计方面的实践经验分享，究竟碰撞出了什么新的火花呢？下面我们一起来回顾研讨会的精彩内容。

1、芯片敏捷设计与验证之路

华南理工大学计算机科学与工程学院赖晓铮副教授首先分享了 “让硬件设计像软件设计一样简单”的愿景，即开发人员编写的代码只占工作量的10%，剩下90%由开源芯片生态系统提供。

他介绍了HDL语言的发展，强调Verilog语言多样性描述是把“双刃剑”，这就导致每个公司都有自己的Verilog模版的设计约束。此外，在这个Meta HDL的黄金时代，“万物皆可HDL”，那么Meta HDL的含义就显得尤为重要，它不仅“超越”硬件描述语言，更是“元”硬件描述语言。赖教授以Chisel 的FIRRTL IR为例，介绍了MLIR与CIRCT，这两个软硬协同的Multi- level IR- infrastructure其中涉及的问题。他还将PyChip这一开源硬件敏捷设计与框架与Chisel进行对比，并着重介绍了PyHCL IR语法结构与解析过程，并且进行代码示例。目前PyHCL的编译速度达到Chisel的100倍左右，