数字设计：有限状态机课程作业

数字设计：有限状态机课程作业

有限状态机（Finite State Machines，FSM）是数字系统设计中常用的建模工具。它们可以描述系统在不同状态之间的转换以及与输入和输出信号的交互。本文将介绍有关有限状态机的基本概念，并提供一个嵌入式系统中使用有限状态机的示例。

有限状态机由一组状态、状态之间的转换以及输入和输出信号组成。状态表示系统在特定时间点的行为和条件。转换定义了在不同状态之间的切换条件，而输入和输出信号则与状态转换相关联。

嵌入式系统中的有限状态机常用于控制系统的行为和响应。下面是一个示例，展示了一个简单的嵌入式系统中的有限状态机，用于控制一个交通信号灯。

module TrafficLight(
  input wire clk,
  input wire reset,
  output wire red,
  output wire yellow,
  output wire green
);

  // 定义状态
  typedef enum logic [1:0] {RED, YELLOW, GREEN} state_t;
  reg state_t current_state, next_state;

  // 定义状态转换条件
  localparam logic [2:0] S_RED = 3'b000;
  localparam logic [2:0] S_YELLOW = 3'b001;
  localparam logic [2:0] S_GREEN