硬件设计入门

电源纹波怎么测？EMC、电池兼容、layout线宽怎么算、信号完整性怎么保证、PCB设计规范、铺铜规则、常用元器件特性、电容电感电磁珠怎么选？

模块一：电源纹波测量

1.1 第一性原理：纹波从哪来？

从物理层面看，纹波是直流电源上叠加的交流成分。开关电源的工作原理是：通过开关管高速通断，将直流电斩成脉冲，再经电感电容滤波成平滑直流。

数学表达：

• 输出电压 = 直流分量 + 纹波分量
• V_out(t) = V_DC + V_ripple(t)

纹波主要包含三部分：

1. 低频纹波（50/100Hz）：AC-DC电源中整流滤波电容不足导致
2. 高频纹波（开关频率及其倍频）：由开关管动作产生
3. 高频噪声（MHz级尖峰）：开关管极短时间内开通/关断产生

1.2 测量的物理本质

测量的核心是精确捕获V_ripple(t)的峰峰值。但测量本身会引入误差——探头和地线会形成天线环路，从空间拾取电磁噪声。

关键的物理洞察：长接地夹形成一个环形天线，环路面积越大，感应的噪声电压越大（法拉第电磁感应定律：ε = -dΦ/dt）。所以测量纹波的第一要务是最小化探头接地环路的面积。

1.3 测量标准步骤

步骤	操作	物理原因
①探头挡位	设为×10档	更高带宽、更小输入电容，减小对电路的负载效应
②耦合方式	AC耦合	隔断直流（如5V），只让mV级的纹波通过，才能放大观察
③带宽限制	设为20MHz	滤除数百MHz的高频噪声，得到符合行业规范的可比结果
④接地方式	用接地弹簧替代长地线夹	最小化环路面积，减少空间噪声耦合
⑤输入阻抗	常规探头用1MΩ	同轴电缆测量时才用50Ω

1.4 实践流程图

text

准备示波器
    ↓
探头设为×10，示波器通道同步设为×10
    ↓
取下长地线夹，换上接地弹簧
    ↓
探头尖端接Vout正极，接地弹簧接最近的GND
    ↓
通道耦合 → AC
    ↓
带宽限制 → 20MHz
    ↓
垂直量程调至10-20mV/div（放大纹波细节）
    ↓
读取Vpp（峰峰值）

模块二：EMC（电磁兼容）

2.1 第一性原理：麦克斯韦方程组

EMC的物理根源是麦克斯韦方程组——时变电流产生时变磁场，时变磁场又感生时变电场，形成电磁波向外传播。

核心结论：任何时变电流（尤其是开关电源的快速通断）都会产生电磁辐射。

2.2 EMC三要素模型

text

干扰源 ——→ 耦合路径 ——→ 敏感设备

解决EMC问题的策略（三选一或组合）：

1. 抑制干扰源：加缓启动、降低开关速度、加吸收电路
2. 阻断耦合路径：屏蔽、滤波、隔离、合理布局
3. 提升敏感设备抗扰度：加保护电路、冗余设计

2.3 两种耦合方式

耦合类型	传播介质	典型例子
传导干扰	导线（电源线、信号线）	开关电源谐波通过电源线传到其他设备
辐射干扰	空间（电磁波）	高速时钟信号辐射出去干扰无线设备

2.4 共模 vs 差模干扰

• 差模干扰：干扰电流在两根导线上反向流动（信号线与回线之间）
• 共模干扰：干扰电流在两根导线上同向流动（都流向大地）

物理意义：差模干扰可以用差分信号或滤波电容抑制；共模干扰需要用共模电感或改善接地来处理。

2.5 EMC设计检查清单

text

□ 关键信号（时钟、高速数据）是否包地？
□ 是否有完整的地平面供高频信号回流？
□ 电源入口是否加了EMI滤波器（X电容+Y电容+共模电感）？
□ 高频器件（晶振、DC-DC）是否远离接口和敏感电路？
□ PCB边缘是否铺了接地铜箔并打过孔？
□ 屏蔽罩是否有效接地？

模块三：Layout线宽计算

3.1 第一性原理：焦耳定律和热传导

电流流过PCB走线时会产生热量：

焦耳定律：P = I² × R

其中R = ρ × L / (W × T)（ρ为铜的电阻率，L为长度，W为宽度，T为铜厚）

热量必须通过PCB散发到环境中，温升不能超过允许值（通常10-30℃）。

物理推导：给定电流I、铜厚T、允许温升ΔT，可反推出最小线宽W。

3.2 快速估算公式（1oz铜厚，25℃环境，30℃温升）

电流范围	估算公式
I ≤ 1A	W ≈ 0.1 + 0.1×I (mm)
1A < I ≤ 5A	W ≈ 0.2 + 0.16×(I-1) (mm)
I > 5A	W ≈ 0.8 + 0.2×(I-5) (mm)

计算示例：

• 0.5A → W = 0.1 + 0.1×0.5 = 0.15mm（约6mil）
• 2A → W = 0.2 + 0.16×(2-1) = 0.36mm（约14mil，实际取0.4mm）
• 6A → W = 0.8 + 0.2×(6-5) = 1.0mm（约40mil）

3.3 精确计算（IPC-2221标准）

W = (I × L) / (k × T × ΔT)

• I：电流(A)，L：走线长度(m)，T：铜厚(m)，ΔT：允许温升(℃)
• k：铜的导热系数 ≈ 385 W/(m·K)

实际工程建议：

1. 预留10%-20%余量（应对电流波动和工艺偏差）
2. 大电流走线可用多根并联
3. 优先满足载流，再考虑阻抗匹配

3.4 不同铜厚对应载流能力速查

铜厚	1oz (35μm)	2oz (70μm)
1mm线宽载流 ≈	1-1.5A	2-3A
经验口诀	“1mm走1A”	“1mm走2A”

注意：内层走线散热差，载流能力约为外层的70%。

模块四：信号完整性（SI）

4.1 第一性原理：传输线理论

信号完整性问题的根源在于阻抗不连续。

物理类比：光从空气进入水中会发生反射和折射——因为介质的“阻抗”变了。信号在传输线上也一样，当遇到阻抗变化时，部分能量反射回去。

数学表达（反射系数）：

Γ = (Z₂ - Z₁) / (Z₂ + Z₁)

• Z₁：信号当前所在段的阻抗
• Z₂：信号即将进入段的阻抗
• Γ = 0 → 无反射（完美匹配）
• Γ ≠ 0 → 有反射，产生振铃、过冲、下冲

4.2 何时需要考虑SI？

判据：当走线长度 > 信号上升沿空间长度的1/6时。

例如：上升沿1ns的信号，在FR4板材中传播速度约15cm/ns，空间长度=15cm，1/6≈2.5cm。所以走线超过2.5cm就要按传输线处理。

4.3 特性阻抗计算

微带线（表层走线）的特性阻抗近似：

Z₀ ≈ 87 / √(εr+1.41) × ln(5.98h / (0.8w + t))

• εr：板材介电常数（FR4≈4.3）
• h：介质厚度
• w：线宽
• t：铜厚

常见目标阻抗：50Ω（单端）、90Ω（USB差分）、100Ω（以太网差分）

4.4 端接策略

端接的本质是在传输线末端（或始端）加电阻，使阻抗匹配，消除反射。

端接类型	做法	适用场景
串联端接	在驱动端串接电阻（≈Z₀ - R_drive）	点对点，最常用
并联端接	在接收端并接电阻到GND或VCC	总线，功耗大
戴维南端接	两个电阻分压匹配	需要上拉/下拉时
AC端接	电容+电阻串联	低功耗场合

4.5 信号完整性设计要点

text

□ 关键信号是否做了阻抗控制（50Ω/90Ω/100Ω）？
□ 走线是否避免跨分割（地平面被切开）？
□ 高速信号是否尽量短？
□ 差分对是否等长、等间距？
□ 是否避免走线成直角（用45°或圆弧）？
□ 时钟信号是否包地？

模块五：PCB设计规范与铺铜规则

5.1 第一性原理：回流路径

核心物理定律：电流必须形成回路。

信号从驱动端出发，经过信号线到达接收端，必须通过某条路径返回。这条返回路径就是回流路径。

关键洞察：回流路径遵循阻抗最小原则：

• 低频（<100kHz）：选择电阻最小的路径
• 高频（>10MHz）：选择电感最小的路径——即信号线正下方的地平面

为什么高频信号要贴着信号线回流？因为环路面积越小，电感越小（电感 ∝ 环路面积），辐射也越小。

5.2 铺铜的核心目的

1. 提供低阻抗回流路径（最重要！）
2. 散热（铜箔导热性好）
3. 减小环路面积（降低辐射）
4. 机械强度

5.3 铺铜黄金规则

规则	说明
至少一层完整地平面	无分割，提供最短回流路径
关键信号下方保留完整地	高频信号回流路径不能被切断
避免信号线跨地平面分割	跨分割会导致回流绕行，增大环路
铺铜连到GND网络	浮铜会变成辐射天线
多层板地层成对设置	避免PCB翘曲

5.4 叠层建议

层数	推荐叠层	说明
2层	顶层(信号) + 底层(地)	底层尽量完整铺地
4层	顶层(信号) + 内层1(GND) + 内层2(电源) + 底层(信号)	经典结构
6层	顶层 + GND + 信号 + 电源 + GND + 底层	高速设计首选

5.5 PCB设计检查清单

text

□ 是否有完整的地平面？
□ 高频信号是否参考了连续的地平面？
□ 电源和地平面的分割是否合理？
□ 关键信号是否远离噪声源（DC-DC、晶振）？
□ 模拟地和数字地是否单点连接？
□ 去耦电容是否靠近IC电源引脚？
□ 走线是否满足载流要求？

模块六：常用元器件特性与选型

6.1 电容

第一性原理：电容的阻抗 Z_C = 1/(2πfC)

• 频率越高，阻抗越低 → 电容对高频信号是短路的（滤波）
• 频率越低，阻抗越高 → 电容对直流是开路的（隔直）

实际电容≠理想电容：实际电容有等效串联电阻(ESR)和等效串联电感(ESL)。在自谐振频率以上，电容表现为电感！

选型要点：

• 电源滤波：大容量（μF级，铝电解）+ 小容量（nF级，陶瓷）并联
• 去耦：靠近IC电源脚放0.1μF陶瓷电容
• 注意：MLCC电容的容量会随直流偏置电压下降（X7R/X5R材质可能下降50%以上！）

6.2 电感

第一性原理：电感的阻抗 Z_L = 2πfL

• 频率越高，阻抗越高 → 电感对高频是开路的（扼流）
• 频率越低，阻抗越低 → 电感对直流是短路的

选型要点：

• 关注饱和电流（电感量下降30%时的电流）——必须大于电路最大电流
• 关注DCR（直流电阻）——影响效率和发热
• 开关电源中，电感值影响纹波电流：ΔI = (Vin - Vout) × D / (L × f)

6.3 磁珠

第一性原理：磁珠在低频时像电感（感抗），高频时像电阻（损耗）

磁珠的等效模型 = 电阻R + 电感L（串联），但R和L都随频率变化。

关键物理机制：磁珠用铁氧体材料制成，高频下磁芯损耗增大，将高频噪声能量转化为热量消耗掉，而不是反射回去。

与电感的本质区别：

• 电感是储能元件，用于振荡和滤波
• 磁珠是耗能元件，专门吸收高频噪声

选型要点：

1. 看阻抗-频率曲线，不能只看标称值（如"600Ω@100MHz"）
2. 确保目标噪声频率在R主导区（磁珠呈阻性），否则可能引发谐振
3. 通常选600Ω以上的阻抗
4. 关注额定电流——过流会导致磁珠饱和，失去滤波效果

6.4 选型决策流程图

text

明确需求（电压、电流、频率、纹波要求）
    ↓
          是电源滤波？ → 电解电容+陶瓷电容并联
    ↓
          是IC去耦？ → 0.1μF陶瓷电容靠近IC
    ↓
          是高频噪声抑制？ → 磁珠（看阻抗曲线）
    ↓
          是开关电源储能？ → 功率电感（关注饱和电流）
    ↓
          是EMI滤波？ → 共模电感+X电容+Y电容

模块七：综合应用案例——DC-DC电源模块设计

7.1 需求

设计一个12V→3.3V/2A的Buck降压电源，要求：

• 纹波 < 50mVpp
• 通过EMC测试
• PCB面积 ≤ 30mm×30mm

7.2 设计流程

Step 1：芯片选型

• 选择开关频率≥500kHz的Buck芯片（频率高→电感小→面积小）
• 确认芯片最大输出电流 > 2A（留余量）

Step 2：电感计算

ΔI = (Vin - Vout) × D / (L × f)

假设D=0.275（3.3/12），f=500kHz，目标ΔI=0.6A（输出电流的30%）：

L = (12-3.3) × 0.275 / (0.6 × 500k) ≈ 8μH

选型：10μH/3A功率电感

Step 3：输出电容计算

纹波主要由ESR引起：Vripple ≈ ΔI × ESR

目标纹波<50mV，ΔI=0.6A → ESR < 83mΩ

方案：22μF陶瓷电容（ESR≈5mΩ）× 2并联 + 100μF电解电容

Step 4：PCB布局

1. 功率环路最小化：输入电容→开关管→电感→输出电容→地，环路面积尽量小
2. 反馈走线远离功率开关节点（SW节点）
3. 地平面完整：底层铺完整地，功率地和信号地单点连接
4. 输入电容靠近IC的VIN和GND引脚

Step 5：EMC处理

• 电源入口加磁珠（600Ω@100MHz）+ 10μF电容
• SW节点加RC吸收电路（抑制振铃）
• 关键走线包地

Step 6：纹波测量验证

• 按模块一的方法：AC耦合、20MHz带宽、接地弹簧

模块八：实际应用建议总结

8.1 日常工作习惯

1. 先算后画：线宽、电容、电感都用公式算一遍，不靠感觉
2. 先想回流：每画一根信号线，就想“它的回流走哪里？”
3. 先看手册：芯片数据手册的Layout Guideline必须遵守
4. 先做仿真：关键信号（时钟、DDR、USB）先用阻抗计算工具算好

8.2 常见错误与避免

常见错误	正确做法
地线随意走	用完整地平面，不割裂
去耦电容随便放	靠近IC电源脚，最短路径
磁珠只看标称阻抗	看阻抗-频率曲线，确保频段匹配
纹波测量用长地线夹	用接地弹簧，最小环路
线宽凭经验估计	用公式计算+预留余量

8.3 进阶学习路线

1. 入门：掌握本文所有内容 → 能独立完成简单PCB设计
2. 进阶：学习仿真工具（HyperLynx、SiWave）→ 设计前先仿真验证
3. 高级：掌握电源完整性(PI)分析、S参数、眼图分析 → 能设计高速电路（DDR、PCIe、USB3.0）

附录：核心公式速查卡

公式	用途
P = I²R	走线发热计算
W ≈ f(I)	线宽估算（见3.2节）
Γ = (Z₂-Z₁)/(Z₂+Z₁)	反射系数
Z₀ = 87/√(εr+1.41)×ln(5.98h/(0.8w+t))	微带线阻抗
ΔI = (Vin-Vout)×D/(L×f)	电感纹波电流
Z_C = 1/(2πfC)	电容阻抗
Z_L = 2πfL	电感阻抗
Vripple ≈ ΔI×ESR	输出纹波估算

最后一句话：硬件设计的本质不是“记住规则”，而是理解规则背后的物理和数学原理。当你真正理解了“电流为什么这么走”、“噪声从哪里来”，你就不需要背规则了——规则会从你的理解中自然生长出来。

人事有代谢，往来成古今。——孟浩然《与诸子登岘山》