Verilog实现二进制码与格雷码转换

格雷码是一种常见的编码方式，相邻状态间只有一位不同；这就意味着相邻两个状态间进行转换时，只有一位发生变化，因而极大的减小了出错几率。（反之，如果使用二进制编码，如011->100时三位均发生改变，因此出错的机率就会大大增加）。格雷码以及其余常见编码的知识详见：

Verilog常见编码方式：二进制码、格雷码、独热码

如上所述，格雷码作为一种错误最小化的编码方式，常用于状态机等多种场合。二进制与格雷码相互转换的问题也很可能遇到，此处就针对这一问题进行分析与仿真。

目录

一、格雷码与二进制码

二、二进制与格雷码的转换

三、仿真验证

四、参考文献：

---

一、格雷码与二进制码

以3位二进制码和格雷码作为示例，演示两者的编码方式以及相互关系：

二进制-格雷码对照表

编号	二进制	格雷码
0	000	000
1	001	001
2	010	011
3	011	010
4	100	110
5	101	111
6	110	101
7	111	100

二、二进制与格雷码的转换