7、数字集成电路测试与可测试性设计全解析

数字集成电路测试与可测试性设计全解析

1. 数字集成电路测试概述

随着技术的不断进步，电路的密度持续增加，而输入/输出（I/O）引脚的数量相对较少。这导致测试的复杂性急剧上升，测试成本也成为了生产总成本的重要组成部分，估计高达40%。此外，数字设备在许多安全关键型应用的便携式电子产品中无处不在，如生物医学设备。因此，通过适当的测试确保设备的可靠性至关重要。

1.1 测试阶段

评估数字设备的可靠性和质量通常被称为测试，它包括两个不同的阶段：
- 验证 ：在设计阶段进行，确保设备的规格与功能相匹配。验证检查所有设计规则是否被遵循，通常使用硬件描述语言进行逻辑验证、全功能仿真和生成功能测试向量等技术。
- 测试 ：确保只有无缺陷的生产设备被发货，并检测制造过程中的故障。测试方法需要满足快速应用于大量设备、考虑使用外部测试机以及评估内置自测试（BIST）的优势等要求。

1.2 测试指标

• 良品率（Y） ：介于0（所有电路有故障）和1（100%无缺陷生产）之间，近似为“好设备”与“总设备”的比例。
• 故障覆盖率（FC） ：检测到的故障数与所有可检测故障数的百分比，范围从0（无有效测试）到1（检测到所有可能的故障）。
• 最终缺陷水平（DL） ：发货的产品为有缺陷产品的概率，以每百万个产品中的缺陷数（DPM）表示。经验公式为 (DL = 1 - Y^{1 - FC})。
<