Vivado与ISE关于FIFO和BRam的复位信号差异

原创

已于 2023-03-07 19:59:21 修改 · 1.9k 阅读

·

2

·

CC 4.0 BY-SA版权

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

文章标签：

#FIFO复位 #Block ram复位

于 2023-03-03 11:45:10 首次发布

文章对比了Vivado和ISE工具中FIFO与Bram复位信号的时序行为。在Vivado中，FIFO的wr_rst_busy复位需要约20个clock周期，而Bram的rsta_busy复位只需3个clock。值得注意的是，Vivado的FIFO复位后数据会被清零，而Bram复位后数据保持不变。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

////

图1：Vivado的fifo复位信号使能后，wr_rst_busy复位需要经过约20个clock才能结束；这个与ISE的FIFO复位所需时钟周期数的差异很大；

说明：FIFO复位后，缓存的数据被清零。

////

最低0.47元/天解锁文章

200万优质内容无限畅学

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。