//// 图1:Vivado的fifo复位信号使能后,wr_rst_busy复位需要经过约20个clock才能结束;这个与ISE的FIFO复位所需时钟周期数的差异很大; 说明:FIFO复位后,缓存的数据被清零。 ////