本文详细介绍了基于FPGA的芯准AS6802时间同步原型系统，包括其硬件架构、核心组件以及验证环境。系统采用纯硬件实现，由AS6802Core、AS6802Conf、AS6802Mon等组件构成。验证环境涉及4台同步节点、1台交换机和1台示波器，用于分析AS6802的时间同步特性。未来文章将进一步探讨参数配置及验证案例。
为更好地研究和学习时间敏感网络技术，湖南华芯通实现了基于FPGA的全硬件“芯准”AS6802时间同步原型系统，并建立了验证环境，深入分析和验证了AS6802的时间同步特性。
现将推出系列文章，对芯准AS6802时间同步原型系统进行详细介绍。
芯准AS6802开源原型系统
一、AS6802时间同步节点总体架构
AS6802时间同步节点采用FPGA纯硬件实现，总体实现架构如图1所示。
核心功能组件包括：
AS6802Core：根据AS6802规范实现的时间同步逻辑；
AS6802Conf
最低0.47元/天 解锁文章
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
