芯准AS6802 core概要设计方案（上）

芯准AS6802 Core是AS6802时钟同步逻辑的核心，具有丰富的配置接口接口和状态监测接口。通过配置接口，用户不但可以设定core实现SM或CM工作模式，还可以对各种AS6802各类工作参数进行配置。通过状态检测接口，用户可以实时观测core内部的各类状态信息。

芯准AS6802 Core基于可综合的verilog语言编写，其支持的SM和CM功能已经在“芯准AS6802开源原型系统”中得到初步验证。

本文是芯准AS6802 core的概要设计方案的上半部分，主要介绍其内部模块组成结构以及模块之间的信息流，供大家参考。