【FPGA摩尔型状态机设计（第6天）】——实现流水灯效果

【FPGA摩尔型状态机设计（第6天）】——实现流水灯效果

在FPGA中，状态机是非常重要的组件。本文将会介绍如何利用Verilog语言来设计一个基于Moor FSM的流水灯效果。

首先，我们需要定义状态机的各个状态，以及它们之间的转换关系。在本例中，我们需要定义三个状态：LED1、LED2和LED3。它们之间的转换关系如下：

• 当前状态为LED1，按下开关时转换到LED2状态。
• 当前状态为LED2，按下开关时转换到LED3状态。
• 当前状态为LED3，按下开关时转换到LED1状态。

现在，我们可以开始编写状态机的代码了。以下是完整的代码实现：

module fsm(
    input clk,
    input rst,
    input button,
    output reg led1,
    output reg led2,
    output reg led3
);

parameter LED1 = 2'b00;
parameter LED2 = 2'b01;
parameter LED3 = 2'b10;

reg [1:0] state, next_state;

always @(posedge clk or posedge rst)
begin
    if (rst)
        state <&