【VHDL语言学习笔记（一）】半加器

最新推荐文章于 2024-08-10 21:29:54 发布

单片机学习之路

最新推荐文章于 2024-08-10 21:29:54 发布

阅读量5.7k

点赞数 5

CC 4.0 BY-SA版权

分类专栏： VHDL语言文章标签：蓝桥杯 fpga开发职场和发展

本文链接：https://blog.youkuaiyun.com/Backlight__/article/details/122069412

VHDL语言专栏收录该内容

8 篇文章

订阅专栏

本文介绍了一种使用VHDL语言设计一位半加器的方法。通过Quartus II软件实现，并详细展示了VHDL源代码。该设计包括两个输入端口Ai和Bi，以及两个输出端口So（半加和）和Co（进位输出）。文章还提供了仿真波形图验证了设计的正确性。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

目的：用VHDL文本输入法设计并实现一个一位半加器。

程序（使用quartus II软件进行编写）

library ieee;
use ieee.std_logic_1164.all;

entity add1_half is
	port(
		Ai,Bi		:in std_logic;
		So,Co		:out std_logic		--So半加和,Co进位输出
		);
end add1_half;

architecture behave of add1_half is
begin
	process(Ai,Bi)
	begin
		So <= Ai xor Bi;
		Co <= Ai and Bi;
	end process;
end behave;

仿真波形图