【VHDL语言学习笔记（一）】 半加器

最新推荐文章于 2025-08-21 15:34:31 发布
原创 最新推荐文章于 2025-08-21 15:34:31 发布 · 5.8k 阅读 · 20 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#蓝桥杯 #fpga开发 #职场和发展

本文介绍了一种使用VHDL语言设计一位半加器的方法。通过Quartus II软件实现，并详细展示了VHDL源代码。该设计包括两个输入端口Ai和Bi，以及两个输出端口So（半加和）和Co（进位输出）。文章还提供了仿真波形图验证了设计的正确性。

目的：用VHDL文本输入法设计并实现一个一位半加器。

 

程序（使用quartus II软件进行编写）

library ieee;
use ieee.std_logic_1164.all;

entity add1_half is
	port(
		Ai,Bi		:in std_logic;
		So,Co		:out std_logic		--So半加和,Co进位输出
		);
end add1_half;

architecture behave of add1_half is
begin
	process(Ai,Bi)
	begin
		So <= Ai xor Bi;
		Co <= Ai and Bi;
	end process;
end behave;

 仿真波形图

 

Verilog HDL 语法学习笔记
08-13 1951
今天给大侠带来Verilog HDL 语法学习笔记，话不多说，上货。 关于详细的VHDL语法以及Verilog HDL语法可参见往期文章。 一周掌握 FPGA VHDL Day 7 暨汇总篇 一周掌握FPGA Verilog HDL语法 汇总篇 Verilog HDL 语法学习笔记 一、Verilog HDL 简介 1.1 Verilog HDL 的历史 Verilog HDL 语 言 最 初 是 作为 Gateway Design Automation 公 ...
VHDL——1位半加器的实现
m0_54355172的博客
04-10 5448
1.真值表 2.逻辑电路 3.端口 4.VHDL语言 library ieee; use ieee.std_logic_1164.all; entity h_adder is port (a,b:in STD_LOGIC; co,so:out STD_LOGIC); end h_adder; architecture fh of h_adder is signal sel:STD_LOGIC_VECTOR(1 downto 0); begin sel <= a
VHDL实现全加器与半加器的深入教程
weixin_36235398的博客
08-21 1111
实体定义了模块的接口，包含端口列表。架构定义了实体内部的具体逻辑。组件声明允许我们实例化其他实体，创建模块的层次结构。-- 实体定义port (-- 输入端口Sum, Carry : out STD_LOGIC -- 输出端口-- 架构定义begin-- 数据流描述。
VHDL语言 半加器
05-05
VHDL 仿真的 半加器 Quartus II开发环境 参考文献 《VHDL电路设计》P36
半加器基于VHDL语言
06-04
半加器基于VHDL语言 半加器基于VHDL语言
VHDL—设计半加器
10-01
VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。用结构方法设计一个半加器。两个一位二进制数Ai 和Bi相加，Si为半加器的和，Si+1为进位输出。
VHDL上机练习：半加器(Active-HDL)
热门推荐
Mighten Dai的ASM, C, C++的天地
05-02 1万+
本文档是我在接触Active-HDL这个上上机工具1天内写出来的，意在记录从VHDL源程序、测试平台代码到仿真输出方波的过程、注意事项，难免有些简单、肤浅。 请高手勿拍砖，直接忽视这篇小儿科文档； 也希望热心的前辈多多批评指教，让本篇文档，更加完善从而帮助更多人； 也希望众多像我这样痴迷于VHDL的朋友们能互相交流经验，共同进步！
半加器与全加器（VHDL语言）
11-10
VHDL语言 半加器多种设计 半加器全加器对比
VHDL学习笔记——半加器 多路选择器 分频器
akadiao的博客
05-28 2191
VHDL程序结构： 条件语句 if_then_else_end if 数据类型 BIT类型（取逻辑位’1’或’0’）、整数类型INTEGER、布尔类型BOOLEAN（取TRUE或FALSE）、标准逻辑类型STD_LOGIC等 进程语句与顺序语句 process(敏感信号表)_endprocess VHDL中所有的顺序语句都必须放在进程语句中 端口语句 port(端口模式；端口数据类型); 端口模式 in：输入端口 out：输出端口 inout：双向端口 buffer：缓冲端口 关键字 （不区分大小写）e
VHDL必会基础代码一：组合逻辑电路
coder_links的博客
08-10 1939
组合电路在任一时刻的输出状态仅由该时刻的信号决定，而与电路原来的状态无关。，组合电路都是单纯由逻辑门组成，且输出不存在反馈路径。（不含存储单元）常见的组合逻辑电路：简单门电路、选择器、译码器、三态门等。
《EDA技术实用教程（第六版(黄继业, 潘松)）》学习笔记——第三章
QI__HAO的博客
01-16 4474
reg: 寄存器型变量；在过程语句always@引导的顺序语句中, 被赋值信号规定必须是reg型变量；输入或双向口信号不能定义为reg型。如果assign语句中需要有端口以外的信号或连接线性质的变量（由于端口都已默认为网线型变量），则必须用网线型变量定义语句事先给出显式定义。用wire定义的网线型变量可在任何类型的表达式或赋值语句（包括连续赋值和过程赋值语句）中用作输入信号，也可以在连续赋值语句或实体元件例化中用作输出信号。
VHDL的例代码，例如二选一，半加器
06-26
一百个例子的VHDL语言例代码，含有2选1多路选择器程序，n输入与非门的实体描述等等
vhdl结构描述法实现半加器
05-23
vhdl 语言用结构描述法实现半加器，包括底层实体和顶层实体
h_adder_半加器编码_$h_adder_vhdl_h_adder_
10-01
这是一个半加器的编码，功能简单，编程简单
半加器的代码
11-13
半加器的模拟，代码txt，上传使用，使用matlab。
VHDL语言描述语句
01-31
VHDL语言描述语句
半加器+全加器（VHDL设计全加器）
sesdema的博客
10-13 1723
什么是进位输出信号？当AB都为1的时候，就需要在C输出1，S为0，C就是进位输出信号。两个半加器组成一个全加器，如下图，左边是全加器，右边是半加器。逻辑总结：S——输入相同输出零，输入不同输出1——异或。教材：ZYNQ实战那本书。（这本书没有用到异或）
VHDL硬件描述语言(二)——子程序
weixin_30354675的博客
03-09 530
在VHDL语言中，子程序包括函数和过程。一般被定义在程序包里面。 函数 函数在VHDL中可以用于求值，函数的特征是多个输入，一个输出。这和普通的软件程序设计语言没有什么区别。函数定义的形式如下： FUNCTION 函数名(参数列表) RETURN 数据类型 --函数首 FUNCTION 函数名(参数列表) RETURN 数据类型 IS ...
VHDL语言基础-组合逻辑电路-加法器
vizio.blog.youkuaiyun.com
02-09 3744
VHDL语言基础-组合逻辑电路-加法器
VHDL语言实现一位半加器
最新发布
10-27
VHDL语言实现一位半加器有多种方式，以下是不同表达方式的代码及相关方法说明： ### 方式一：使用case语句 ```vhdl library ieee; use ieee.std_logic_1164.all; entity h_adder is port (a,b:in STD_LOGIC; co,so:out STD_LOGIC); end h_adder; architecture fh of h_adder is signal sel:STD_LOGIC_VECTOR(1 downto 0); begin sel <= a&b; process(sel) begin case sel is when "00"=>so<='0';co<='0'; when "01"=>so<='1';co<='0'; when "10"=>so<='1';co<='0'; when "11"=>so<='0';co<='1'; when others=>null; end case; end process; end fh; ``` 此代码通过信号选择 `sel` 来确定 `a` 和 `b` 的不同组合，再利用 `case` 语句根据 `sel` 的值给 `so`（半加和）和 `co`（进位输出）赋值，以实现半加器功能[^3]。 ### 方式二：使用逻辑运算表达式 ```vhdl library ieee; use ieee.std_logic_1164.all; entity h_adder is port (a,b:in STD_LOGIC; co,so:out STD_LOGIC); end h_adder; architecture fh of h_adder is begin so <= not(a xor (not b)); co <= a and b; end fh; ``` 该代码直接运用逻辑运算表达式来计算 `so` 和 `co` 的值，`so` 通过异或和非运算得出，`co` 由与运算得到，从而实现半加器功能[^3]。 ### 方式三：使用 `process` 语句和逻辑运算 ```vhdl library ieee; use ieee.std_logic_1164.all; entity add1_half is port( Ai,Bi :in std_logic; So,Co :out std_logic --So半加和,Co进位输出 ); end add1_half; architecture behave of add1_half is begin process(Ai,Bi) begin So <= Ai xor Bi; Co <= Ai and Bi; end process; end behave; ``` 此代码借助 `process` 语句，当输入信号 `Ai` 或 `Bi` 发生变化时，就会重新计算 `So` 和 `Co` 的值，`So` 是异或运算结果，`Co` 是与运算结果，以此实现半加器功能[^4]。 ### 方式四：数据流描述方式 ```vhdl library ieee; use ieee.std_logic_1164.all; entity h_adder is port( a,b : in std_logic; co,so : out std_logic ); end entity h_adder; architecture aa of h_adder is begin so <= a xor b; co <= a and b; end aa; ``` 该代码采用数据流描述方式，直接用逻辑运算表达式对输出信号 `so` 和 `co` 进行赋值，实现半加器功能[^5]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

单片机学习之路

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值