modelsim 直接创建仿真，而不是从Quartus II 或者 Vivado 仿真

最新推荐文章于 2024-09-15 13:36:20 发布
原创 最新推荐文章于 2024-09-15 13:36:20 发布 · 2.3k 阅读 · 6 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文介绍了如何在ModelSim环境中直接建立仿真工程，无需通过Quartus II或Vivado。步骤包括新建工程，添加源文件和testbench，进行编译确保无误，启动仿真并设置顶层文件，最后选择变量添加到波形进行观察。

在modelsim里，新建工程，然后将需要被仿真的所有源文件加入，并且加入对应的testbench，然后进行编译，编译通过并且没有错误，就可以进行仿真了。


simulation 里选择 start simulation ，然后会弹出需要仿真顶层文件设置，然后在 work 里找顶层文件。然后选择需要仿真的文件，ok。


然后在下面的图中进行变量选择，然后将其添加到波形， Add wave，我们需要进行选择 initial \ assign 切换信号变量

最低0.47元/天 解锁文章
Modelsim仿真工程建立
qq_40793742的博客
09-24 1550
1、新建文件夹，准备好代码编写无误的两个文件，检查是否无误可在quartus II或者ISE下编译运行。 2、新建一个工程   3、输入工程的名字，定位到文件的目录，work文件夹配置文件默认ok即可 4、添加文件到你的工程中，需要仿真的文件都需要添加进去 5、选择文件进行全编译   6、观察文件，编译成功文件会打上勾勾。 7、确认无误后只需要选...
真双口RAM---Quartus与Vivado开发环境区别对比
weixin_54470733的博客
11-15 3356
2、写和写冲突：表示两个端口写使能同时有效且写地址相同，此时需要关断一个写，把两个写端口都需要更新的值处理到一个写端口上面，任何的DP RAM 都不支持写和写冲突。以上述直方图统计使用为例，博主在仿真过程中发现，vivado真双口RAM--B端口读写延迟2个clk；1、读和写冲突：如果读和写同时有效，且读和写是同一个地址时，发生RAM读写冲突，此时会把最新的写数据直接赋给读数据，称为写穿通到读。
Modelsim仿真
qq_54046303的博客
06-11 749
一，实验目的 1.独热码状态机 2.SR锁存器延迟模型 3.移位除法器 二，实验工具 Modelsim 三，实验代码 实验一代码 module ex8_1(clock,reset,x,y1,y2) ; input clock,reset; input x; output y1,y2; reg y1,y2; reg [3:0] cstate,nstate; parameter s0=4'b0001,s1=4'b0010, s2=4'b0100,s3=4'b1000;
使用Modelsim进行独立仿真
qq_40894989的博客
04-18 1689
（就是选择要存放你仿真工程文件的文件夹，方便我们后续进行工程管理）
用modelsim对Verilog进行仿真
2301_76883375的博客
09-15 3467
最后查看波形图是否正确，若不正确，再修改文件，后重新编译仿真。
关于quartus ii / ise / vivado 联合 modelsim 仿真的一些问题
山南水北有一方的博客
04-18 1448
一.quartus联合modelsim 1.编译仿真库。报错就报错吧。可不用管。 2.将编译好的仿真库中的modelsim.ini文件中的图中内容复制到modeltech64_10.4路径下的modelsim,ini对应部分。这一步的作用是在Modelsim SE中映射相应的器件库。不要忘记更改modeltech64_10.4路径下的modelsim,ini的只读属性，改完后再改过来。 把以上...
modelsim 独立仿真vivado fifo IP核
李须弥的博客
02-23 6105
1.前言 vivado内自带仿真器，或者可以通过vivado启动第三方仿真工具，联合仿真。但是很多时候，我们希望脱离vivado，利用modelsim或者vcs等第三方仿真工具，高效地仿真。本文介绍如何利用modelsim独立仿真vivado 的IP核(以一个同步fifo为例) 2.准备工作 vivado的ip核仿真相对于altera的ip核仿真较为复杂。altera只需要在仿真的filelist中，添加altera_mf.v以及altera220_model.v，就可以方便地仿真IP核(但是比较新的
使用Modelsim独立仿真Altera IP核
07-06
本文将详细介绍如何使用 Modelsim 独立仿真 Altera IP 核，避免了在 Quartus 中调用 Modelsim 时重复编译库的缺点，并且可以直接在 Modelsim 中进行操作，不再依赖于 Quartus。 1. 软件环境 使用的软件环境为 Win7...
基于FPGA的AM调制解调技术研究-融合Modsim仿真与Quartus18.1/Vivado2017.4工程实践，利用Matlab设计滤波器与Verilog实现FIR，无IP调用实现方案,基于FP
最新发布
02-18
基于FPGA的AM调制解调技术研究——融合Modsim仿真与Quartus18.1/Vivado2017.4工程实践，利用Matlab设计滤波器与Verilog实现FIR，无IP调用实现方案,基于FPGA的AM调制解调技术：从Modsim仿真到Quartus18.1与Vivado2017...
Modelsim仿真操作指导
zyp626的博客
02-14 1万+
本文主要介绍只使用modelsim进行verilog仿真的详细操作，也介绍了常见的问题
【懒人专用】Python实现Modelsim独立仿真Vivado工程的自动化脚本
qq_40807206的博客
02-10 5347
引言 有两种方法可以使用 Modelsim 对 Vivado 工程进行仿真，即级联仿真和独立仿真。 级联仿真就是通过设置使 Vivado 调出 Modelsim 仿真界面并启动仿真，这种方法的好处是当使用 IP时不用自己添加 Xilinx 的 IP库；缺点是仿真效率极低，每次修改代码后需要综合，然后在 Vivado 中调出Modelsim 进行仿真，并且考虑到 Vivado 的优化问题，其综合速度远没有 Modelsim 快。 独立仿真是在 Modelsim ...
ModelSim的使用
m0_71556547的博客
11-26 3095
在“ Project Name”栏中填写工程名，这里的命名方式，，我们看到这个工程名，就能够知道它是用来做什么的了。这里我们把工程命名为“ decoder”，其中“ Project Location”是工程路径，可以根据需要把工程保存到不同的位置。除了以上的“√”表示的通过状态外，还有两个可能出现的状态：如编译错误（显示红色的“×”）及包含警告的编译通过（有一个黄色的三角符号）。通常是由于代码中存在语法错误，如需解决问题则在左下角的”Transcrpt“中的红色显示"error"进行双击寻找具体错误。
FPGA（一）Vivado与ModelSim
weixin_41678913的博客
12-13 1万+
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录前言一、Vivado与ModlSim二、使用步骤1.Vivado的安装总结 前言 提示：这里可以添加本文要记录的大概内容： 例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。 提示：以下是本篇文章正文内容，下面案例可供参考 一、Vivado与ModlSim Vivado Design Suite 是 Xilinx 公司的2012年发布的综合性 FPGA 开发软
Modelsim仿真过程（完整版）
热门推荐
sunlinyi66的专栏
11-19 7万+
Modelsim仿真没有想象的那么难，只是我一直不愿意接触而已。我原先都是调C语言程序，没有注意到仿真的重要性，在FPGA上面，仿真占了很大的一部分，而Modelsim就显得很重要了。然后，我就开始学习modelsim,但是，那都是用quartus进行直接调用的，对modelsim的整个操作流程还是不了解。现在我是使用modelsim直接调用编写的程序。 Modelsim也可以编译verilog
Modelsim仿真步骤
qq_40039676的博客
11-03 7666
1、新建文件夹：modelsim_test，添加设计文件、testbench文件 2、打开Modlesim 10.1c 3、菜单栏：File—>Change Directory…—>选择新建的文件夹modelsim_test 4、菜单栏：Compile —> Compile…—>选中所有的设计文件、testbench—>Compile—>Yes—>Done 完成所有.V文件的编译 5、菜单栏：Simulation–>Start Simulation…—&
加快modelsim仿真速度的方法(原创)
weixin_30567225的博客
02-09 4212
①仿真精度越高，仿真效率月底。 仿真时采用`timescale 1ns/1ns比采用1ns/100ps的仿真效率高 simulation was two billion ns. ②clock generation coding tips (from<A BFM Simulation Strategy for Verilog&gt...
Modelsim的脚本仿真流程
wyh135792的博客
04-06 7584
modelsim的脚本仿真流程关于脚本化仿真当我们学习FPGA开发流程时， 最先接触的仿真流程是使用电路编译工具自带的波形仿真器。 这种方法的好处是简单直观， 容易快速上手。 但是对于复杂的电路， 会有更多的仿真需求， 比如能够设定复杂时序格式的激励数据， 或者 需要能够进行数据的自动对比分析，以及把仿真结果数据导出到文件系统使用其他的工具分析。对于上述的复杂情况， 需要使用专门的HDL仿真器，比如
Modelsim仿真教程
weixin_42066160的博客
12-06 2万+
Modelsim仿真教程 1.打开安装好的Modelsim，初次使用时界面如下所示： 2.由于是第一次使用，需要新建library 弹出的对话框一般保持默认，选择ok 3.选中新建的work，然后新建工程 弹出的对话框中填入工程名和选择保存路径，然后选择OK 4.如果有仿真文件，在弹出的对话框选择存在的文件，否则选择新建文件，这里以新建文件为例进行演示 文件名与工程名一不一样都可以，语言类型一般选择Verilog 5.仿真文件添加完后，添加源文件，源文件如果已经有了，选择添加已存在文件直接添加
ModelSim与Quartus II联合设计分析讲义
本资料《ModelSim 讲义与实验文档》结合 Quartus II 开发环境，系统性地讲解了如何利用 ModelSim 进行 FPGA 设计中的仿真分析流程，涵盖了从基本仿真操作到复杂设计验证的完整知识体系。该文档不仅适用于初学者掌握 ...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值