ZYNQ7000引脚-个人理解

最新推荐文章于 2025-09-14 09:45:59 发布

原创最新推荐文章于 2025-09-14 09:45:59 发布 · 6.9k 阅读

34 ·

CC 4.0 BY-SA版权

文章标签：

#fpga

GPIO 专栏收录该内容

1 篇文章

订阅专栏

本文详细介绍了Xilinx Zynq-7000系列SoC的引脚配置，包括MIO、EMIO和AXI_GPIO的特性及区别，以及如何在设计中合理使用这些引脚。

文章涉及资料：
① xc7z020clg400pkg.xlsx
② ug865-Zynq-7000-Pkg-Pinout.pdf

一、引脚描述
本文以xc7z020clg400为例进行说明。所有400个引脚如下图所示。
图1 400个引脚的说明图

User I/O Pins
Configuration Pins
Power/Ground Pins
PS MIO Pins
PS DDR Pins
Analog to Digital Converter (XADC) Pins
Multi-gigabit Serial Transceiver Pins (GTXE2 and GTPE2)
Other Pins

说明：引脚图中的BANK与ug585中的BANK0,1,2,3不是一回事，其中BANK500和BANK501均属于MIO。

二、MIO、EMIO和AXI_GPIO的关系
ZYNQ7000中与PS相连的引脚包含MIO、EMIO和AXI_GPIO三种类型。

MIO直接挂在PS上，而EMIO与PL相连，PS通过PL调用EMIO。MIO共有54bit，EMIO共有64bit。MIO管脚是固定的，而EMIO需要通过管脚约束文件进行分配。MIO、EMIO管脚号均通过实际原理图查找。
AXI_GPIO是通过AXI总线挂在PS上的GPIO，一般通过调用IP核实现，如PS通过AXI_Uartlite调用PL端资源。而EMIO在Block Design文件上表现为PS上的一个引出接口。

参考：https://mp.weixin.qq.com/s?__biz=MzI5ODQxMTI2Ng==&mid=2247492349&idx=1&sn=e9606f47722eae21e16a63a754c88365&chksm=eca49690dbd31f863b759690b9de76f89184e6ff59c4f267bdc98f62790e8ce58ef38d094d34&mpshare=1&scene=1&srcid=0913ZxKYQA9N5uvh9hRv2fsn&sharer_sharetime=1599957741580&sharer_shareid=a68c28545b348ee8de9f91797acd5514&key=e15af338f75799eee86361406f555def2acac5d90a741112a362e712c2f7b0227f5de830a78027200d5793404dccb66756d2b6e2ddb3c468472339d2c32b4f8b4a840286cc928417f35b169d060379e37cf5fde0f938a0216b4e38289997716348458e3625848bf6db82d27c4529b54e07a8c24d728297688c52326370f043e8&ascene=1&uin=OTkzNjYwODAx&devicetype=Windows+7+x64&version=62090538&lang=zh_CN&exportkey=AVtfGdoSjhvcCGE35dxrQC4%3D&pass_ticket=Fs5cdZ%2BLmaWcLPPE38Jin%2BH7MRGF9Gb5%2FoGhDQvLIDTAxMLvuQpLbJSLeVSAZn%2Fr&wx_header=0