Skew数(二进制数)-C语言

本文深入探讨了Skew数的概念及其二进制表示方法,详细解释了如何将Skew数转换为十进制数的过程,并提供了具体的代码实现,帮助读者理解Skew数的计算原理。
  • 二、Skew数(二进制数)

题目描述 
在 skew binary表示中, 第 k 位的值xk表示xk*(2^(k+1)-1)。 每个位上的可能数字是0 或 1,最后面一个非零位可以是2, 例如, 10120(skew) = 1*(2^5-1) + 0*(2^4-1) + 1*(2^3-1) + 2*(2^2-1) + 0*(2^1-1) = 31 + 0 + 7 + 6 + 0 = 44. 前十个skew数是 0、1、2、10、11、12、20、100、101、以及102。
输入描述:
输入包含一行或多行,每行包含一个整数n。如果 n = 0 表示输入结束,否则n是一个skew数
输出描述:
可能有多组测试数据,对于每一个输入,
输出它的十进制表示。转换成十进制后, n 不超过 2^31-1 = 2147483647
示例1
输入
10120
200000000000000000000000000000
10
1000000000000000000000000000000
11
100
11111000001110000101101102000
0
输出
44
2147483646
3
2147483647
4
7
1041110737

代码如下:

#include <stdio.h>
int strlen(char a[]){
	int len=0;
	for(int i=0;a[i]!='\0';i++){
		len++;
	}
	return len;
}
int b[32];
int main(){
	char a[35];
	int sum;
	b[0]=1;
	for(int i=1;i<32;i++){
		b[i]=b[i-1]*2+1;
	}
	while(scanf("%s",&a)!=EOF){
		sum=0;//sum每次要清0 
		int len=strlen(a);
		for(int i=len-1;i>=0;i--){
			sum+=b[len-1-i]*(a[i]-'0');
		}
		printf("%d\n",sum);
	}
	return 0;
}

 

<think> 嗯,用户现在转向硬件领域了,询问PCIe中Lane-Lane Skew的成因和解决方法。看来用户可能是硬件工程师或相关领域学习者,需要解决实际的高速串行接口设计问题。 从引用[1]看,用户已经注意到多Lane传输的时序差异问题。我需要系统解释物理层现象:信号在PCB走线长度差异、介质材料不均匀、连接器阻抗不连续等都会导致传播延迟不同。特别要注意PCIe规范允许的最大skew值(通常小于1ns),这对系统设计很关键。 关于De-skew方法,重点在接收端弹性缓冲区和训练序列(TS1/TS2)。需要说明Rx如何通过检测COM符号对齐据,以及弹性缓冲区如何补偿相差。用户可能关心实际设计中的容错机制,比如skew超出范围时的链路降速处理。 硬件描述部分要严谨:使用Skew Tolerance这类术语时需引用PCIe规范章节。示例值(如20英寸FR4走线差异≈140ps)能让用户量化理解。最后生成的三个问题覆盖了测试验证、材料影响和协议处理,帮助用户延伸学习。 特别注意用户要求的中文回复和LaTeX格式规范。技术术语首次出现标注英文(如Deskew),时序公式用$$t_{prop} = \frac{L \sqrt{\epsilon_r}}{c}$$独立呈现。结尾引用标识要自然融入段落。 </think> 以下是PCIe链路层Lane-Lane Skew产生的原因及De-skew方法的系统分析,结合硬件设计与协议规范: --- ### **一、Skew产生原因** 1. **信号传播延迟差异** - **走线长度差异**:PCB布线中不同Lane的物理长度不等导致信号延迟 $$ \Delta t = \frac{\Delta L \cdot \sqrt{\varepsilon_r}}{c} $$ 其中 $\Delta L$ 为长度差,$\varepsilon_r$ 为介质介电常,$c$ 为光速。若相邻Lane长度差达20mm(FR4板材 $\varepsilon_r≈4.2$),延迟差约140ps[^1]。 - **介质不均匀性**:PCB叠层玻璃纤维分布差异引起介电常波动($\pm5\%$) - **过孔/连接器影响**:不同Lane的过孔量或连接器引脚长度不一致 2. **芯片内部因素** - 发送端并行转串行电路(PISO)时钟相偏差 - 接收端比较器阈值电压漂移 - 封装基板的布线不对称性 3. **环境干扰** - 温度梯度导致信号传播速度变化(铜线温漂系≈3900ppm/℃) - 电源噪声引起的时钟抖动 --- ### **二、De-skew方法** #### **(1) 物理层补偿** | 方法 | 实现机制 | 补偿范围 | |---------------------|--------------------------------------------------------------------------|----------------| | **布线蛇形绕线** | 在短Lane上添加蛇形走线平衡长度 | $\pm5$mm精度 | | **可编程延迟线** | Rx端采用DLL/PLL动态调整采样点 | 0.1-1UI步进 | | **差分对相微调** | 芯片内部通过调整差分对晶体管尺寸补偿相 | $\pm15$ps | #### **(2) 协议层处理** - **训练序列(TS1/TS2)** 链路初始化时发送带对齐标记的训练序列,接收端通过检测 `COM` 符号确定各Lane的延迟差: ```plaintext Lane0: ...| COM | DATA | SKP | ... Lane1: ...| SKP | COM | DATA| ... ← 检测到COM符号偏移1个符号周期 ``` - **弹性缓冲区(Elastic Buffer)** 各Lane独立设置FIFO缓冲区,深度通常为16-32符号,通过指针调整吸收Skew: $$ Buffer_{depth} \geq \frac{\Delta t_{max}}{T_{symbol}} $$ 例如PCIe 4.0($T_{symbol}=0.5$ns)需支持$\geq$30符号的缓冲深度[^1]。 - **接收端对齐逻辑** 1. 检测各Lane的COM符号到达时间差 2. 计算需补偿的时钟周期 3. 控制弹性缓冲区的读指针实现符号同步 --- ### **三、设计约束与规范** - **PCIe规范要求**(以Gen4为例): ```mermaid graph LR A[最大允许Skew] --> B[≤20 UI] B --> C[Gen3/4的20UI≈6.4ns] D[De-skew精度] --> E[≤0.1 UI] ``` - **失效场景**:当Skew超过弹性缓冲区容量时,触发链路重训练(LTSSM.Recovery) --- ### **四、验证方法** 1. **时域反射计(TDR)**:测量各Lane走线长度差 2. **眼图测试**:观察De-skew后多Lane叠加眼图 ```python # 伪代码:多Lane眼图叠加分析 for lane in pcie_lanes: capture_eye(lane) align_edges() # 基于COM符号对齐 overlay_eyes() # 生成叠加眼图 ``` 3. **协议分析仪**:解码弹性缓冲区的指针调整日志
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值