Ain_again的博客

原创 牛客verilog 自动贩卖机1

if(!rst_n)elsealways@(*)beginif(!rst_n)elsebeginIDLE:elseS1 :elseS2 :elsenext_state;endcaseendend//描述输出状态if(!rst_n)beginq <= 1'b0;s <= 2'b0;endelse。