以下为更改代码:
//****************************************************************************************//
module key_led(
input sys_clk , //50Mhz系统时钟
input sys_rst_n, //系统复位,低有效
input [3:0] key, //按键输入信号
output reg [3:0] led //LED输出信号
);
//reg define
reg [23:0] cnt;
reg [1:0] led_control;
reg [1:0] model;
//用于计数0.2s的计数器
always @ (posedge sys_clk or negedge sys_rst_n) begin
if(!sys_rst_n)
cnt<=24'd9_999_999;
else if(cnt<24'd9_999_999)
cnt<=cnt+1;
else
cnt<=0

博客进行了前情回顾,并给出了更改后的代码,但未明确代码具体应用场景等更多信息,主要围绕FPGA相关代码展开。
最低0.47元/天 解锁文章
2983

被折叠的 条评论
为什么被折叠?



