二、9【FPGA】时序逻辑电路——寄存器

最新推荐文章于 2025-09-30 00:45:10 发布
原创 最新推荐文章于 2025-09-30 00:45:10 发布 · 1.9k 阅读 · 6 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#Verilog HDL #FPGA开发

本文档记录了使用FPGA通过D触发器实现按键控制LED灯亮灭的实践过程，包括同步和异步时序电路的设计、仿真及上板验证。在同步电路中，LED灯在按键未按时保持亮态，按键按下时熄灭；而在异步电路中，增加了复位信号的处理。通过逻辑仿真验证了设计，并提供了详细的代码和波形图。

前言

学习说明此文档为本人的学习笔记，注重实践，关于理论部分会给出相应的学习链接。

学习视频：是根据野火FPGA视频教程——第十一讲
https://www.bilibili.com/video/BV1nQ4y1Z7zN?p=3

学习资料：《数字电子技术基础》清华大学出版社

理论学习

相关数字电路基础理论学习请参考本人的另一个笔记，可以让你深刻理解相关知识。

《数字电子技术基础》6.3 时序逻辑电路——寄存器和计数器功能介绍_追逐者-桥的博客-优快云博客寄存器和移位寄存器、计数器功能介绍https://blog.youkuaiyun.com/ARM_qiao/article/details/124415549

实战演练

一、设计规划

1.1 实验（项目）目标

使用D触发器来控制LED灯，当按键未按下时led灯处于点亮状态；当按键被按下时led灯熄灭。

1.2 硬件资源：

二、程序设计

2.1 模块框图及波形图  

最低0.47元/天 解锁文章
[FPGA 学习记录] 时序逻辑的开始---寄存器
cedtek的博客
10-29 1833
在前面几小节当中，我们重点使用 Verilog 语言，实现了几种简单的组合逻辑。目的是让大家熟悉一下语法，学会设计的思想方法和步骤。那么从本小节开始，我们就进入到时序逻辑的设计。那么时序逻辑的设计，必不可少的就是我们的寄存器。那么寄存器的讲解可以分为两个部分：同样是理论部分和实战部分。在理论部分我们会对寄存器的相关知识做一个讲解，在实战演练部分，我们会通过实验向大家展示时序逻辑的设计。下面就是第一部分：理论部分的学习。
FPGA的可编程逻辑单元（LUT和寄存器）
weixin_52487896的博客
04-19 2862
FPGA的基本可编程逻辑单元是由查找表（LUT）和寄存器（Register）组成的。
FPGA时序逻辑电路设计实战：计数器原理与Vivado实现
最新发布
2301_77513383的博客
09-30 1917
时序逻辑电路与组合逻辑电路的根本区别在于：时序逻辑电路的输出不仅取决于当前输入，还与电路的前一状态相关。这种"记忆"功能使得时序逻辑能够实现计数器、状态机等复杂功能。
在FPGA远程实验平台上验证单端口寄存器组
luoyao_的博客
03-28 1079
单端口寄存器组具体分析代码模块VirtualBoard模块SevenSegDecode模块DataReg模块实验原理图 具体分析 单端口寄存器组包含四个寄存器（R0~R3）、一个四选一多路器、一个2-4译码器。其中2-4译码器由使能信号load控制，当load为1时，译码器根据Index选择寄存器，使得数据在时钟clk到来时输入到这个寄存器的D端口。其次，Index也控制四选一多路器，使得Q输出选择的输入端数据。因为地址端口Index是读写共用的，所以称为单端口寄存器组。 代码模块 VirtualBoard
FPGA：寄存器
weixin_47421318的博客
11-16 438
D触发器的工作原理：在一个脉冲信号（一般为晶振产生的时钟脉冲）上升沿或下降沿的作用下，将信号从输入端D送到输出端Q，如果时钟脉冲的边沿信号未出现，即使输入信号改变，输出信号仍然保持原值，且寄存器拥有复位清零的功能，其复位又分为同步复位和异步复位。寄存器具有存储功能，一般是D触发器构成，由时钟脉冲控制，每个D触发器（D Flip Flop，DFF）能够存储一位二进制码。异步复位：立刻执行，但恢复时与同步复位相同，需等待时钟上升沿；同步复位：只有时钟的上升沿检测到它有效才是有效的；
FPGA基础知识了解
weixin_30429201的博客
11-25 1114
FPGA学习的一些误区 FPGA入门必看资源 FPGA百度百科 FPGA基础知识及其工作原理 高端设计工具为少有甚是没有硬件设计技术的工程师和科学家提供现场可编程门阵列(FPGA)。无论你使用图形化设计程序，ANSIC语言还是VHDL语言，如此复杂的合成工艺会不禁让人去想FPGA真实的运作情况。在这个芯片中的程序在这些可设置硅片间到底是如何工作的。本文会使非数字化设计人员明白FPGA...
二、11【FPGA】时序逻辑电路——计数器
ARM_qiao的博客
05-06 2383
计数器在数字系统中主要是对脉冲的个数进行技术，实现测量、计数、控制及分频功能。控制器中的指令地址，运算器做乘法、除法。
时序逻辑——寄存器
ziyouruf的博客
03-09 1161
组合逻辑存在竞争冒险，这将使得电路系统处在一个非常不稳定的状态。然而时序电路可以很好地避免这一缺点，从而很好地提高系统的稳定性。 寄存器具有存储功能，一般是由D触发器构成，由时钟脉冲控制，每个D触发器能够存储一位二进制码。 D触发器的工作原理：在一个脉冲信号（一般为晶振产生的时钟脉冲）上升沿或下降沿的作用下（一般使用上升沿），将信号从输入端D送到输出端Q，如果时钟脉冲的边沿信号未出现，即使输入信号改变，输出信号仍然保持原值，且寄存器拥有复位清零功能，其复位又分为同步...
【FPGA零基础学习之旅#3】时序逻辑电路设计-计数器设计和闪烁LED灯
m0_56262476的博客
02-13 1368
实现AC620开发板的板载LED灯每500ms翻转一次电平，扩展学习实现LED流水灯。 实现基础的25位计数器，以此来判断电平的翻转时间。在前仿真时使用了参数化设计，并分析了由布局布线而产生的中间态，以及在后仿真中的中间态情况。
FPGA学习笔记（五）——时序逻辑电路设计、LED控制、闪烁
qq_47422985的博客
03-10 1965
零基础学习时序逻辑设计、Led控制，Quartus开发流程介绍
2FPGA时序逻辑电路设计
roymustang的博客
10-15 297
1新建工程 和之前一样新建工程 2编写描述文件 和上篇一样 在本工程目录下的 rtl 文件夹下新建 verilog file 文件并以 led_flash.v 保存。 module led_flash( CLK50M, Rst_n, led); input CLK50M; input Rst_n; output reg[3:0]led; reg[24:0]cnt; always@(posedge CLK50M or negedge Rst_n) if(!Rst_n) cnt<=25'd0...
基于FPGA的移位寄存器实现
06-19
用verilog编写实现移位寄存器的功能并在开发板上显示。
FPGA实现序列检测器两种实现方式（状态机+移位寄存器）
10-29
FPGA实现序列检测器两种实现方式（状态机+移位寄存器）（绝对有用）
VC2005串口读取FPGA内部寄存器
02-18
此代码是通过PC串口读取FPGA寄存器的内容。用户在FPGA代码中编写串口接收与发送代码。接收PC端发送过来的指令，进行对应的操作。PC端则解析从FPGA接收到的数据并显示。
【FPGA】锁存器、触发器和寄存器
wanerXR的博客
05-22 8216
目录一丶锁存器1.什么是锁存器2.锁存器工作原理3.锁存器优缺点二丶触发器1.什么时触发器2.触发器工作原理3.代码实现三丶寄存器四丶锁存器与触发器的区别 一丶锁存器 1.什么是锁存器 锁存器（latch）—对脉冲电平敏感，在时钟脉冲的电平作用下改变状态 锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器处于使能状态时，输出才会随着数据输入发生变化。（简单地说，它有两个输入，分别是一个有效信号E,一个输入数据信号D，它有一个输出Q，它的功能就是在E有效的时候把D的值
Audio codec FPGA 验证时I2C读写寄存器小结
u012769691的博客
07-02 3145
Audio codec由于涉及到D/A，A/D等模拟相关的操作，所以在FPGA上无法实现其功能，但是其内部的寄存器，是可以通过I2C对其读写的。 ZX2000内置CODEC是挂在芯片的I2C2上，所以第一步需要在dts中添加I2C2，注意zx2000内置audio codec的i2c slave addr为0x8。 zx2000.dtsi:   i2c2: i2c@d83a0000 {
FPGA中锁存器（latch）、触发器（flip-flop）以及寄存器（register）详解
qq_46689721的博客
08-21 6036
锁存器是一种由电平触发的存储单元，为异步电路，数据存储的动作取决于输入信号的电平值，只要输入发生变化，输出即随之发生变化。
[笔记]|[FPGA]|[寄存器]|[模拟信号数字信号]《FPGA学习之道》学习笔记（1）
weixin_43991786的博客
12-29 2120
[笔记]|[FPGA]|[寄存器]|[模拟信号数字信号]《FPGA学习之道》学习笔记（1） 笔记为笔者学习狄超所著**《FPGA之道》**时所写 –仅作为自己后续查看的笔记 文章目录[笔记]|[FPGA]|[寄存器]|[模拟信号数字信号]《FPGA学习之道》学习笔记（1）FPGA开发的三个重要环节寄存器2.1.2 FPGA的发展史与他们的区别2.1.3 FPGA的应用方向2.2.1 模拟与...
【学习笔记-FPGA】寄存器的同步复位与异步复位、组合逻辑与时序逻辑
nuizaihenmang的博客
05-14 1531
FPGA的同步复位与异步复位、逻辑组合与时序逻辑问题
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

追逐者-桥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值