二、4【FPGA】简单的组合逻辑——设计多路选择器

原创 已于 2022-04-15 23:08:33 修改 · 3.9k 阅读 · 20 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发 #Verilog HDL #硬件描述语言 #数字电路技术

于 2022-04-11 21:04:38 首次发布
这篇博客详细记录了学习FPGA过程中关于2选1数据选择器的设计与实现过程，包括理论知识、逻辑电路分类、多路选择器的原理，以及Verilog代码的编写和仿真。通过实例讲解了如何使用双4选1数据选择器74HC153，并提供了多种实现方式，如if-else、case语句和条件运算符。此外，还介绍了逻辑仿真的步骤和上板验证的过程，帮助读者深入理解和应用数字逻辑电路。

目录

前言

理论学习

逻辑电路分类：

多路选择器

实战演练

一、设计规划

1.1 实验（项目）目标

1.2 硬件资源

二、程序设计

2.1、模块框图

2.2、波形图绘制

2.3、端口信号信息与真值表

2.4、代码编写

三、逻辑仿真

3.1、仿真文件编写

3.2、仿真波形图对比

四、上板验证

1、管脚约束

2、实际验证

前言

学习说明：以下为本人学习笔记

学习视频：是根据野火FPGA视频教程——第六讲
https://www.bilibili.com/video/BV1nQ4y1Z7zN?p=3

学习资料：《数字电子技术基础》清华大学出版社

理论学习

相关数字电路基础理论学习请参考本人的另一个笔记，可以让你深刻理解相关知识《数字电子技术基础》4.3 若干常用的组合逻辑电路 学习笔记_FPGA-桥的博客-优快云博客《数字电子技术基础》常用的组合逻辑电路编码器和译码器、数据选择器和数据分配器、加法器、数值比较器、奇偶发生/校验器https://blog.youkuaiyun.com/ARM_qiao/article/details/124052097

逻辑电路分类：

  • 组合逻辑电路：电路的输出只与当时的输入有关，而与电路以前的状态无关。
  • 时序逻辑电路：电路的输出不仅与当时的输入有关，还与以前输入有关。

多路选择器

多路选择器别称数据选择器，在多路数据传送过程中能够根据需要将其任意一路选出来的电路叫做数据选择器，也称多路选择器（Data Selector）或多路开关(Multiplexer)。

现以双4选1数据选择器74HC153为例，说明它的工作原理。

实战演练

一、设计规划

1.1 实验（项目）目标

设计并实现2选1多路选择器，主要功能是通过控制信号S确定A路或B路作为输出信号。当S=1时，输出信号为O=A；当S=0时，信号输出为O=B。

1.2 硬件资源

使用按键与LED灯作为实验的模拟，选取KEY1、KEY2、KEY3分别作为信号A、信号B和选通信号S，LED灯D6作为输出信号O。

二、程序设计

2.1、模块框图

2.2、波形图绘制

sel = 0时，out = in_2；sel = 1时，out = in_1

2.3、端口信号信息与真值表

端口信号信息
信号 位宽 类型 功能描述
in1 1bit input 输入信号1
in2 1bit input 输入信号2
sel 1bit
最低0.47元/天 解锁文章
FPGA硬件开发-硬件框图设计
whm128的博客
09-12 974
FPGA硬件框图设计是系统开发的基础环节，需围绕核心逻辑和外围支持构建。核心模块包括：1）FPGA逻辑单元（CLB、BRAM、DSP等）；2）电源管理系统；3）配置电路；4）时钟网络；5）I/O接口；6）辅助功能模块。设计应遵循信号流向清晰化、功能模块化、参数明确化等原则，并考虑可靠性设计。典型应用如工业控制系统侧重接口隔离，高速采集系统强调低噪声电源和短直信号路径。设计工具包括Altium、Visio等，流程涵盖需求分析至约束生成。良好的框图设计能提升开发效率，需结合应用场景优化模块布局。
FPGA—多路选择器(简单逻辑组合电路)
果果小师弟的博客
07-01 9549
摘要：多路选择器是数据选择器的别称。在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。在选择变量控制下，从多路数据输入中某一路数据送至输出端。对于一个具有 2^n 个输入和 1 个输出的多路选择器，有 n 个选择变量。多路选择器也是 FPGA 内部的一个基本资源，主要用于内部信号的选通。简单的多路选择器还可以通过级联生成更大的多路选择器。 一、使用的开发板 LED灯硬件原理图 流水灯实验管脚分配
八选一多路选择器（结构化建模）
罗老师别这样了的博客
04-03 2642
`timescale 1ns/1ps module mux2( input [1 : 0] D, input sel, output Y ); assign Y = (sel == 0)? D[0] : D[1]; endmodule `timescale 1ns/1ps module mux4( input [3 : 0] D, input [1 : 0] sel, output Y );
FPGA学习笔记（五）—— 组合逻辑电路设计
05-23 1607
　设计方法： 分析真值表规律 　两种描述方式： 方式1：用assign描述，用阻塞赋值= 方式2：用always@(*)描述，用非阻塞赋值<= 　选择功能的三种描述方式: 方式1：三目运算符 ？ : ; 方式2：if......
实验：多路选择器设计流程，卡诺图
Leo ICer的博客
10-16 905
根据表达式画出其逻辑电路如下图所示。
【计算机组成原理】2.2.1_3 多路选择器、三态门
最新发布
m0_51768219的博客
08-23 1780
各位同学大家好，在这个视频中我们会给跨考的同学补充一些数字电路的基础知识。主要是要介绍在数字电路当中很常用的两个小部件，分别是多路选择器和三态门
[FPGA 学习记录] 简单组合逻辑——多路选择器
cedtek的博客
10-10 3386
选择困难症患者是不是经常面临这种情况：在餐馆点餐时，面对菜单上的不同口味菜品，无法立即下定决心吃哪个菜？如果在FPGA内部，我们需要它选择不同的数据线路，那么它必须实时准确的做出选择。这里就需要使用到多路选择器进行判断选择了。可以这样对应起来：输入到多路选择器的不同的数据线路对应菜单上的不同菜品，输入选择器的选通信号对应我们的口味，从多路选择器输出的线路就对应我们下单的那份菜品了。看来我们的大脑里应该就有一个多路选择器🤔
FPGA课程设计——多路选择器.zip
09-20
在本FPGA课程设计中，我们关注的主题是多路选择器，这是一种常见的数字逻辑组件，广泛应用于各种数字系统中。FPGA（Field-Programmable Gate Array）是一种可编程芯片，允许用户根据需求配置其内部逻辑，使得它成为...
04FPGA组合逻辑—多路选择器（二选一）
m0_72885897的博客
11-29 8503
FPGA多路选择器（二选一）、仿真验证、三目运算符
[FPGA 学习记录] 简单组合逻辑——译码器
cedtek的博客
10-23 707
在本小节我们继续使用简单组合逻辑，设计并实现一个具有译码器功能的电路。我们这样做的目的是为了继续巩固整个设计流程，以及我们语法的使用。本小节的主要内容分为两个部分：第一部分是理论学习，在这一部分我们会学习译码器的相关知识；第二部分是实战演练，通过实际操作，设计并实现一个3-8译码器。下面就是第一部分理论学习的内容。
组合逻辑电路设计---多路选择器
yishuihanq的博客
06-16 1万+
多路选择器 MUX（multiplexer）是一个多输入、单输出的组合逻辑电路，一个 N 输入的多路选择器就是一个 N 路的数字开关，可以根据通道选择控制信号的不同，从 N 个输入中选取一个输出到公共的输出端。模块中的输入为三个 1 位的信号，其中 in1 和 in2 为两个输入信号，sel 为输入的控制信号，out 为单 bit 的输出信号。在完成信号的激励后，我们就可以进行测试模块的实例化，其中 mux2_1 为被实例化模块的名字， u_mux2_1 为我们实例化之后定义的名字。
计算机组成原理源代码（程序计数器PC、多路选择器、符号位拓展、简单加法器）.zip
09-22
此源代码为实验课所授代码，仅以分享的心态上传，与大家一同学习。
二、6【FPGA】简单的组合逻辑——设计半加器
ARM_qiao的博客
04-19 1969
野火FPGA升腾pro实现，基础逻辑电路——半价器
vivado进阶：FPGA实现（一）
ZZQ_UESTC的博客
12-21 5643
通过实践，进一步掌握硬件描述语言（Verilog HDL）与vivado开发的全过程。在vivado的开发环境下，使用Verilog HDL编译代码。根据原理图和对于端口的说明，编写约束文件，对电路进行实现，并进行仿真，然后下载到电路板验证。
FPGA中2选1多路选择器
jk_101的博客
05-09 1265
1.持续赋值方式 定义输入为a,b；片选信号为sel；输出为out；则代码为： module MUX21_1(out,a,b,sel); input a,b,sel; output out; assign out = (sel==0)?a:b; //持续赋值，如果sel=0，在out=a；否则out = b。 endmodule 2.阻塞赋值方式 定义输入为a，b；片选信号为sel；输出为out；则代码为: module
FPGA - 7系列 FPGA内部结构之SelectIO -05- 逻辑资源之OLOGIC
Vuko_Coding Zone
06-16 1691
本文节选UG471的第二章，进行整理翻译，用于介绍SelectIO资源内部的OLOGIC资源。OLOGIC 块位于 I/O 块 (IOB) 旁边。 OLOGIC 是一个专用的同步块，通过 IOB 从 FPGA 发送数据。 OLOGIC 资源的类型是 OLOGICE2（HP I/O bank）和 OLOGICE3（HR I/O bank）。.........
跟着小梅哥初学FPGA ，vivdao开发平台，二选一多路选择器。
weixin_42553916的博客
04-20 2780
今天正式开始自己的FPGA自学之路，由于导师项目需要，xilinx ZYNQ 7系列的板子，vivado软件平台进行开发，所以自己也直接学习vivado软件开发的板子，我自己学习所用的开发板是xilinx ZYNQ 7010。我是一边看小梅哥的视频，一边看自己的开发板的教程来一步步学习，通过博客来记录学习，过程，也是自我的一种监督，初次接触FPGA，所写博客过程中肯定有很多不足，或者错误的地方，若有同行发现错误，忘指出，相互学习，共同进步。 第一次是看了小梅哥视频后，自己重新编写二选一多路选择器。记录过程
（十一）【数电】（组合逻辑电路）数据分配器和数据选择器
热门推荐
weixin_44378835的博客
04-22 3万+
【数电专栏】 文章目录A 数据分配器和数据选择器A.a 数据分配器 A 数据分配器和数据选择器 A.a 数据分配器 <1> 数据分配器工作原理 数据传输过程 中，有时需要将数据 分配到不同的数据通 道上，能够完成这种 功能的电路称为数据分配器，亦称多路分 配器、多路调节器， 简称DEMUX，其电路 为单输入、多输出形 式。其原理框图如图 1所示。 数据分配器门级电路设计举例： &l......
【数电】常用组合逻辑电路模块总结
JeronZhou的博客
01-09 3万+
文章目录一. 编码器I. 8线-3线编码器II. 8线-3线优先编码器 74HC148III. 二-十进制优先编码器 74HC147二. 译码器I. 3线-8线译码器 74HC138II. 二-十进制译码器 74HC42III. BCD-七段显示译码器 7448三. 数据选择器I. 二选一数据选择器II. 双4选1数据选择器 74HC153四. 加法器I. 半加器II. 全加器III. 双全加器 74LS183IV. 4位超前进位加法器 74HC283五. 数值比较器I. 1位数值比较器II. 4位数值比较
基于基本逻辑门的4选1多路选择器设计与仿真
本文深入探讨了基于基本逻辑门（与门、或门、非门）设计并实现一个4选1多路选择器的完整过程，其核心目标是通过组合逻辑电路模拟74LS153芯片的关键功能，即在四个输入数据通道中根据两位选择信号（S1、S0）精确选出...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

追逐者-桥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值