43、低功耗循环折叠级联运算放大器及带隙基准电路设计分析-优快云博客

本文链接：https://blog.youkuaiyun.com/2w3e4r5t6y/article/details/149389705

低功耗循环折叠级联运算放大器及带隙基准电路设计分析

1. 带隙基准电路概述

带隙基准电路（BGR）能够生成不受温度、工艺和电源变化影响的直流电流或电压。在相关研究中，已经提出了多种CMOS带隙基准电路。其参考电压是通过让正斜率电流（与绝对温度成正比，PTAT）和负斜率电流（与绝对温度互补，CTAT）通过电阻来产生的。而在带隙基准电路中，运算放大器是产生这些电流的基本模块。这里设计了一种使用低功耗循环折叠级联运算放大器的带隙基准电路。

2. 折叠级联运算放大器（FC OTA）

2.1 电路结构

传统的折叠级联运算放大器具有差分输入和单端输出。其中，p沟道MOSFET（pMOS）MP0和MP1构成输入差分对，pMOS具有较低的闪烁噪声、高频非主导极点、较低的输入共模电平以及较低的增益。n沟道MOSFET（nMOS）MN2和MN3形成折叠结构，MN0和MN1是尾电流源，MP2 - MP5构成级联电流镜负载。

2.2 性能参数

小信号跨导（Gm） ：$Gm = g_{mp0}$，其中$g_{mp0}$是输入MOSFET MP0（或MP1）的跨导。
输出电阻（Rout） ：$Rout = g_{mn3}r_{dsn3}(r_{dsn1}r_{dsp1})g_{mp3}r_{dsp3}r_{dsp5}$，这里$g_{mn3}$、$g_{mp3}$分别是MN3和MP3的跨导，$r_{dsn3}$、$r_{dsn1}$、$r_{dsp1}$、$r_{dsp3}$、$r_{dsp5}$分别是MN3、MN1、MP1、MP3和MP5的漏源电阻。
小信号差分电压增益（Av） ：$Av = \frac{v_{out}}{v_{in}} = g_{m1}R_{out}$
单位增益带宽（UGB） ：$UGB = \frac{Av}{R_{out}C_{L}}$
压摆率（SlewRate） ：$SlewRate = \frac{2I_{B}}{C_{L}}$，其中$2I_{B}$是在输入信号从低到高或从高到低转换时对负载电容$C_{L}$进行充电或放电的电流。

折叠级联运算放大器的折叠结构使得输入和输出端子可以短路，并且由于堆叠的MOSFET数量较少，输出摆幅得以增加。不过，MN0和MN1的使用仅限于电流吸收器件，为了提高它们的利用率，引入了电流循环的概念，这也有助于改善放大器的性能。

3. 循环折叠级联运算放大器（RFC OTA）

3.1 小信号分析

RFC运算放大器的基本思想是为小信号电流的流动创建多条路径。将输入MOSFET分为两部分，使分支电流从$I_{B}$降低到$\frac{I_{B}}{2}$。每个空闲的尾晶体管（MN0和MN1）按1:K的比例划分，这里K取值为3，以确保FC和RFC运算放大器的功耗相同。交叉连接确保在小信号分析时，MN2和MN3源极的电流同相相加。电流镜负载、MN2和MN3承载$\frac{(K - 1)I_{B}}{2}$的电流，MN4和MN5用于保持MN0a:MN0b和MN1a:MN1b的漏极电压相同以实现匹配。
- 短路电流（isc） ：$isc = g_{mp0a}(1 + K)V_{in}$
- 跨导（Gm） ：$Gm = g_{mp0a}(1 + K)$，由于额外的$(1 + K)$因子，RFC运算放大器的跨导是FC运算放大器的两倍。
- 输出电阻（Rout） ：$Rout = g_{mn3}r_{dsn3}(r_{dsn1a}r_{dsp1a})g_{mp3}r_{dsp3}r_{dsp5}$，由于MN1a和MP1a承载$\frac{K I_{B}}{2}$和$\frac{I_{B}}{2}$的电流，$r_{dsn1a}$和$r_{dsp1a}$增大，从而使RFC运算放大器的输出电阻相比FC运算放大器有所增加。

小信号跨导和输出电阻的增加导致低频增益提高，预计增益将增加8 - 10 dB。RFC运算放大器的主导极点同样位于$\frac{1}{R_{out}C_{L}}$，输出电阻的增加使主导极点向左移动，整体低频增益的增加提高了RFC运算放大器的单位增益带宽（UGB）和共模抑制比（CMRR）。

3.2 大信号分析

当VIN2从低到高转换且VIN1从高到低转换时，MP1a和MP1b截止，MP0a和MP0b导通，MN0b无法设置到所需偏置，因此没有电流流过MN0a，MN3的源极电位上升，MN3截止，MN1b的栅极设置到所需电位，$2I_{B}$的电流流过MN1b，$2K I_{B}$的电流流过MN1a、级联电流镜负载（MP2 - MP5）和$C_{L}$。当VIN2从高到低转换且VIN1从低到高转换时，情况相反。RFC OTA的压摆率为$SlewRate = \frac{2K I_{B}}{C_{L}}$，是FC OTA压摆率的K倍。

3.3 仿真结果

使用SCL 180 nm技术，在Cadence Virtuoso工具中设计了低功耗的FC和RFC OTA电路，电源电压为1.8 V，负载电容$C_{L}$为0.5 pF，偏置电流为3 µA。以下是FC和RFC OTA的器件尺寸：
| 器件 | FC OTA | RFC OTA |
| ---- | ---- | ---- |
| MP0/MP1 | 6.3/3 | – |
| MP0a/MP0b/MP1a/MP1b | – | 3.2/3 |
| MN0/MN1 | 2/3 | – |
| MN0a/MN1a | – | 1.5/3 |
| MN0b/MN1b | – | 0.5/3 |
| MN2/MN3 | 2.2/3 | 2.2/3 |
| MP2/MP3 | 3.3/3 | 3.3/3 |
| MP4/MP5 | 3.3/3 | 3.3/3 |
| MN4/MN5 | – | 1.1/3 |

仿真结果表明：
- 开环增益 ：FC OTA的开环增益为63.5 dB，RFC OTA为75 dB，RFC的开环增益提高了11.5 dB。
- 单位增益带宽（UGB） ：FC为4.4 MHz，RFC为8.3 MHz，RFC的UGB几乎是FC的两倍。
- 压摆率 ：FC OTA为4.1 V/µs，RFC为10.3 V/µs，RFC的压摆率有两倍多的提升。
- 共模抑制比（CMRR） ：FC为104.9 dB，RFC为123.86 dB，RFC的CMRR提高了18.96 dB。

同时，还对RFC OTA在不同工艺角（如典型nMOS典型pMOS（TT）、快速nMOS快速pMOS（FF）等）和不同温度（-40 °C、27 °C、60 °C）下进行了仿真。随着温度升高，放大器的输出电阻增加，跨导减小，导致开环增益和CMRR降低，单位增益带宽减小，3 dB频率增加。以下是不同温度和工艺角下RFC OTA的部分性能参数：
| 温度 | 工艺角 | OL GAIN (dB) | PM (°) | UGB (MHz) | 3 dB (kHz) | Power (µW) | CMRR (dB) |
| ---- | ---- | ---- | ---- | ---- | ---- | ---- | ---- |
| -40 °C | TT | 84.4 | 44.5 | 9.5 | 0.58 | 12.58 | 140.9 |
| -40 °C | FF | 84 | 43.4 | 10.4 | 0.7 | 12.67 | 129.5 |
| -40 °C | SS | 85 | 45 | 9.4 | 0.54 | 12.52 | 142.3 |
| 27 °C | TT | 75 | 45.7 | 8.3 | 1.6 | 12 | 123.9 |
| 27 °C | FF | 73 | 43 | 9 | 2 | 12 | 119.4 |
| 27 °C | SS | 77 | 45.5 | 8 | 1.2 | 12 | 127.4 |
| 60 °C | TT | 69 | 44 | 7.7 | 2.9 | 11.8 | 117.7 |
| 60 °C | FF | 67 | 43 | 8.23 | 3.9 | 11.9 | 113.1 |
| 60 °C | SS | 72 | 45.7 | 7.5 | 2 | 11.8 | 121.5 |

通过以上分析可以看出，循环折叠级联运算放大器在性能上相比传统折叠级联运算放大器有了显著的提升。在后续的内容中，我们将进一步探讨基于RFC OTA的带隙基准电路的设计和性能。

4. 带隙基准电路（BGR）

4.1 电路设计

传统的带隙基准电路通常用于产生相当于硅带隙的1.25 V直流电压，不过也有研究提出了能产生低于1 V直流电压的带隙基准电路。这里设计的带隙基准电路采用了基于pMOS差分输入的循环折叠级联运算放大器。

该电路中，PTAT电流由两个二极管（D0和D1）和电阻RP共同产生，CTAT电流则是通过在运算放大器输入处将RC与PTAT电路并联得到。参考电压（VREF）是PTAT和CTAT电流通过电阻RN后的总和。以下是带隙基准电路中各器件的尺寸：
| 器件 | 尺寸 |
| ---- | ---- |
| MP0/MP1/MP2 | 4.4/2 (µm/µm) |
| RP | 20 KΩ |
| RC | 126 KΩ |
| RN | 122 KΩ |
| D0 | 0.42/0.18 (µm/µm) |
| D1 | 8 × (0.42/0.18) (µm/µm) |

4.2 温度系数

温度系数是带隙基准设计中的一个重要参数，它表示在一定温度范围内电压的变化与参考电压的比值，计算公式为：
$Temp Coeff. = \frac{(V_1 - V_2)}{(T_1 - T_2)V_{REF}}$，单位是ppm/°C。

4.3 仿真结果与性能比较

使用0.18 µm标准SCL工艺对带隙基准电路进行仿真，电源电压为1.8 V。仿真结果显示，该电路产生了633 mV的参考电压，在 -40 °C到125 °C的温度范围内，根据上述公式计算得到的温度系数为27 ppm/°C，电路功耗为83 µW。

以下是该带隙基准电路与现有BGR设计的性能比较：
| 参数 | [其他设计1] | [其他设计2] | 本设计 |
| ---- | ---- | ---- | ---- |
| 电源电压 (V) | 1 | 2.5 | 1.8 |
| 参考电压 (mV) | 632.9 | 617.7 | 633 |
| 温度系数 (ppm/°C) | 19.8 | 3.9 | 27 |
| 温度范围 (°C) | -20 到 100 | -15 到 150 | -40 到 66 |
| 功耗 (µW) | 33.5 | – | 83 |
| 工艺 (µm) | 0.18 | 0.35 | 0.18 (SCL) |

从这个表格可以看出，本设计在电源电压、参考电压等方面有自己的特点，虽然温度系数和功耗方面与部分设计相比不占优势，但整体性能也有其独特之处。

5. 总结

循环折叠级联运算放大器（RFC OTA）相比传统的折叠级联运算放大器（FC OTA）有了显著的性能提升。RFC OTA具有75 dB的开环增益、10.3 V/µs（两倍多）的压摆率、8.3 MHz（两倍）的单位增益带宽，并且在不增加额外功耗的情况下实现了跨导翻倍。其相位裕度为45.7°，功耗为12 µW。

通过在不同工艺角和不同温度下的仿真验证了RFC OTA的性能。使用Cadence virtuoso工具在180 nm标准SCL技术、1.8 V电源电压下对RFC OTA进行了仿真。

基于RFC OTA设计的带隙基准电路能够产生633 mV的参考电压，温度系数为27 ppm/°C，温度范围为106 °C，电路在1.8 V电源电压下的功耗为83 µW。

综上所述，RFC OTA及其应用在带隙基准电路中的设计在性能和功耗等方面取得了较好的平衡，为相关电路设计提供了一种有效的解决方案。

下面通过一个mermaid流程图来总结整个设计流程：

graph LR
    A[带隙基准电路设计需求] --> B[选择运算放大器类型]
    B --> C{选择FC OTA还是RFC OTA}
    C -- FC OTA --> D[设计FC OTA电路]
    C -- RFC OTA --> E[设计RFC OTA电路]
    D --> F[FC OTA性能仿真]
    E --> G[RFC OTA性能仿真]
    F --> H[对比FC OTA性能指标]
    G --> H
    H --> I[确定最终运算放大器]
    I --> J[设计带隙基准电路]
    J --> K[带隙基准电路仿真]
    K --> L[评估带隙基准电路性能]

这个流程图展示了从带隙基准电路的设计需求出发，经过运算放大器的选择、设计、仿真，到最终带隙基准电路的设计和评估的整个过程，清晰地呈现了整个设计的逻辑顺序。