- 博客(4)
- 收藏
- 关注
RSS订阅原创 FPGA验证面临的问题
ASIC 设计划分成几个分区后，需要将各个分区分别加载到对应的 FPGA内，此时又出现一个更为棘手的问题，即 FPGA 间物理互连线数量少于分区间逻辑信号线的情况，如何在具有 IO 瓶颈问题的多 FPGA 平台上加载逻辑设计，怎么解决 IO 瓶颈问题，是多 FPGA 验证时遇到的另一个问题，这里称之为 IO瓶颈。存储单元是必须进行代码转换的，如果直接将 ASIC 代码中的存储单元作为 FPGA 的输入，通常综合器不能综合存储单元，即使能综合出来，也要花费很长时间，并且资源消耗多、性能不好。
2025-02-11 11:00:14
1431
原创 原型验证的必要和重要性
物理实现差异：ASIC和FPGA的制造工艺不同，ASIC可以根据特定的应用场景定制化生产，而FPGA则是通用型器件，其架构并非为特定应用优化。因此，某些专门为ASIC设计的高效电路结构在FPGA上可能表现不佳。
2025-02-11 10:57:05
589
原创 DDR中的DIMM、Rank、bank 几个概念
双倍速率从哪来，时钟信号的上升沿和下降沿都进行数据传输，RAM是半导体存储器，掉电就丢失，DRAM是动态RAM，每隔一段时间就要刷新一次数据，SDRAM比DRAM多了一个与CPU时钟同步的功能。一般cpu数据通道位宽32bit 64bit 的，要用多个内存颗粒去并行组合，才能符合通道位宽的需求，组合方式是灵活的，跟你内存颗粒的位宽也有关系。一个内存控制器对应一个通道，这个通道是可以插很多块DIMM的，所以要去扩展多通道，跟内存没关系，是看内存控制器。下面这个图还是蛮清楚的，单个通道逻辑上就这么连接。
2024-12-17 15:16:28
2294
1
原创 PCI express 中断机制
PCIe 中断机制可以分为两类，INTx 和 MSI/MSI-X，INTx 是基于中断引脚的， MSI/MSI-X 是基于带内消息传输的，PCIe 的中断兼容 PCI 设备的中断机制，INTx 是比较传统的中断方式，不支持多核的处理器，spec 上建议去实现 MSI/MSI-X 机制。
2024-12-04 21:30:00
2052
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人