2401_84080967的博客

但这里我们中央处理器的内容就全部完结了，我们来总结一些前面学到的知识。

学习了CPU整体的宏观上的，以及了解其要实现的；进步一部了解了CU和ALU的工作过程，：指令由PC加1自动的完成取址操，：PC的内容送入IR，IR将操作码部分送入指令译码器，指令译码的结果送入微操作信号发生器 ，同时时序控制信号和状态信号也同时送入微操作信号发生器，在这些控制信号的控制下，微操作信号发生器发出相应的控制信号（PCout，PCin，MDRin，MDRout等），：在操作信号的控制下，指令开始按着顺序执行；ALU：实现数据的加工，其所要用到的寄存器有（

前面我们学习了CU控制器的硬布线方式实现，硬布线方式完全采用逻辑电路来实现，适用于RSIC精简指令集；对于CSIC复杂指令集不适用，即可以采用以下即将要讲解的方式———微程序控制方式来实现。

在前面我们了解了CPU的结构，功能；进一步探究了指令不同周期其数据的流向；紧接着进一步探究每条指令执行的每一步微操作命令的数据是如何在CPU中流动的，以一个加法指令进行讲解的其每一步微操作的数据流向。我们通过之前的学习，了解到了，每一个微指令的执行必定伴随着某些由微指令发生器发出的控制信号控制着数据的流向，这一节我们将学习，控制器是如何发出这些控制命令的。

回顾第五章前两节的内容；在前面，首先是了解了CPU的构成，；了解了CPU要实现的；。接着在第二节我们了解了一个指令是如何被执行的；接下去我们将进一步研究CPU内部的数据流向。

在前面的小结，主要了解的，对于有符号数的机器数的表示改如何表示，即引入的概念，为了实现减法运算，进一步引入补的概念，即学习了表示，以及求补码过程中需要用到的，又由于其补码表示数据不能很好的看出其真值的大小，引入的概念；需要，以及各种表示所能表示的范围，，同时需要注意，。

（假设寄存器个数为n+1位，n位是数值位）①：对于真值的范围在。

🚀🚀 中央处理器 5.1节请点击此链接在上一小节中，我们学习了CPU要拥有的五个基本功能：数据加工，指令控制，操作控制，时间控制，中断响应；基本的结构：运算器（ALU ACC 通用寄存器 暂存寄存器 移位寄存器 PSW），控制器（CU IR MDR MAR PC）。这一小结我们要探究指令执行的过程。

🚀。

🚀🚀 第四章的第一节内容请查看此链接🚀 第四章的第二节内容请查看此链接。

🚀🚀。

🚀。

总线的定义：为多个部件分时和共享的公共信息传输线。分时和共享是总线的两个特点：总线设备：主设备：从设备：总线特性：机械特性（总线的大小形状），功能特性（每个传输线的功能），电气特性（传输方向和电平的范围），时间特性（信号和时序之间的关系）。

CPU即将要访问数据的地址送至MAR（地址寄存器），由地址译码电路译码，选中即将要操作的数据单元，再由CPU给出的读命令控制主存将译码地址中的内容通过数据线传至MDR（数据寄存器）中，CPU从MDR中取得它这次要访问的数据。CPU即将要访问数据的地址送至MAR（地址寄存器），由地址译码电路译码，选中即将要操作的数据单元，再将要写的内容送至MDR，再由CPU给出的写命令控制MDR（数据寄存器）中的内容写入选中单元。，模块被访问一次后需等待一个存取周期才能被访问，若未等待一个存取周期就访问，就会发生访问冲突。