- 博客(14)
- 收藏
- 关注
RSS订阅原创 单片机学习笔记7.2.IAP15W4K58S4的中断系统及其管理
存储空间两个字节0003H：外部中断0000BH：定时/计数器00013H：外部中断1001BH：定时/计数器10023H：串口1。
2025-03-30 22:48:05
816
原创 单片机学习笔记6.指令周期与机器周期的区别与理解
许多单片机（如 AVR、PIC）采用 RISC 架构，通过减少指令长度和简化寻址方式，缩短平均指令周期。单片机可通过调整外部晶振或内部 PLL（锁相环）改变系统时钟频率，从而调整机器周期长度。单片机完成一条完整指令（如取指令、译码、执行）所需的时间。单片机常用于实时控制（如电机驱动、传感器采样），指令周期的长短直接影响系统响应速度。一个指令周期包含若干机器周期，具体数量取决于指令复杂度。例如，若系统时钟为 12MHz，机器周期为。
2025-03-23 19:58:07
466
原创 单片机学习笔记4.汇编语言.3.4位指令详解
eg.当位地址(7FH)=1并且累加器A中（ACC.7）=1时，CY位置1，否则清0。（bit)=1,则PC<-PC+rel且（bit)<-0。若CY=0,PC<-PC+rel，否则顺序执行。（bit)=1,则PC<-PC+rel。若CY=1,PC<-PC+rel，否则顺序执行。（bit)=0,则PC<-PC+rel。CY<-CY或上（bit的取反）CY<-CY^(bit取反)CPL bit；（bit）<-(bit的取反)CY<-CY或上（bit）
2025-03-23 19:35:36
339
原创 单片机学习笔记4.汇编语言.3.2逻辑操作类指令详解
逻辑异或运算常用于判断两个数的对应位是否相同，相同为 0，不同为 1；也可用于对某些位取反。移位指令可以对累加器 A 中的数据进行左移、右移等操作。第二操作数可以是立即数，Rn，内部RAM，SFR。逻辑与运算通常用于屏蔽某些位，将不需要的位清零。逻辑或运算一般用于使某些位置 1。
2025-03-23 19:27:11
429
原创 单片机学习笔记4.汇编语言.3.3算术运算类指令详解
ADDC A,Rn;INC @Ri;INC Rn;SUBB A,@Ri;SUBB A,Rn;A<-A-Rn-CY。
2025-03-23 19:12:21
1226
原创 单片机学习笔记5.PSW程序状态字与DPTR（数据指针）
PSW（程序状态字/标志寄存器）：PSW（程序状态字/标志寄存器）：PSW是一个CY（PSW.7）AC（PSW.6）F0RS1OV（PSW.2）P(PSW.0)CY(C/PSW.7/布尔处理机):进位标志位当执行加减时D7位出现进位或借位时CY置1，否则清0。执行乘除运算后，CY清0。OV(PSW.2) :溢出标志位P(PSW.0)：奇偶校验位。
2025-03-13 16:11:52
257
原创 单片机学习笔记4.汇编语言.1指令与伪指令
指令是计算机完成某种指定操作的命令；指令通常由操作码和操作数组成不产生对应的CPU操作的机器码，也叫指示性语句（就是专门的说明语句）（可以产生实质性操作的指令叫指令性语句）格式：$INCLUDE (文件名)
2025-03-12 16:06:31
625
原创 单片机学习笔记3.I/O的4种工作模式
如通用的51单片机的P0口，当置1且内部没有上拉电阻时，为高组态，不能正常输出高、低电平，输出的电平不确定。当三态门的写使能信号无效时，不论输入数据的值是多少，都不会对外部的输出产生影响，即处于不驱动状态，表现为高阻态。3.在开漏输出模式：在开漏输出模式下，若控制输出为1，则输出既不是高电平也不是低电平，而是高组态，为使该模式正常工作，通常必须在外部接一个上拉电阻。4.由于电路里面有nmos管，给低电平的时候，输出接地，给高电平的时候，引脚不输出高电平，也不输出低电平，因此在使用时外部要接入上拉电阻。
2025-03-10 15:05:05
419
原创 单片机学习笔记2.高低电平复位电路
将电阻先接外界电源，电容的下极板接地，由于电容具有稳定电压的作用，电压不能立刻突变，此时电容充电，待电容充满电，此时电容的上极板就成为了高电平，实现了复位。因此为了能够实现控制复位，我们可以在电容上并联上一个按键key，当按键按下时电容就相当于被短路，此时RST就是高电平实现了复位。由于电容具有稳定电压的作用，电压不能立刻突变，等电容充满电，此时电容的下极板就成为了高电平，实现了复位。
2025-03-09 21:27:17
240
原创 单片机学习笔记1.上拉电阻与下拉电阻
在数字电路中，上拉电阻和下拉电阻是两种常用的被动元件，用于将信号引脚稳定在确定的逻辑电平（高或低），避免因引脚悬空导致的不确定状态。1. 稳定未驱动的引脚：当引脚未被外部电路驱动时（如GPIO未配置为输出），上拉电阻使其保持高电平，避免因噪声干扰导致误触发。上拉电阻是连接在信号引脚与电源（通常为VCC）之间的电阻，将引脚默认电平拉高到逻辑高电平（如3.3V或5V）。下拉电阻是连接在信号引脚与地（GND）之间的电阻，将引脚默认电平拉低到逻辑低电平（0V）。
2025-03-09 20:59:05
514
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人