天問*的后花园

将控制单元实现为基本逻辑单元之间的互连并非易事，且设计相对呆板，难以灵活地改变，因此实现微程序控制单元是一种替代方法。实际上，它是一种编程语言，称为微程序语言，每一行描述一组同时发生的微操作，称为微指令。微程序的主要优点是简化控制单元的设计，成本更低也不易出错。控制存储器包含描述控制单元行为的程序，因此只需要执行这个程序就可以实现控制单元。B）跳转到基于跳转微指令的新例程——控制缓冲寄存器的地址字段加载到控制地址寄存器。设计控制单元时，两个任务必须一起考虑，因为它们都会影响微指令格式和控制单元时序。

控制单元在一个指令周期不同时间单位中发出不同的控制信号，因此需要一个具有不同控制信号的计数器作为控制单元的输入，在指令周期结束时控制单元必须反馈到计数器，以便在T1重新初始化。取指、间接周期和后面的中断周期都是简单可预测的，每个周期涉及小的固定的微操作序列，每种情况下都会重复相同的微操作。IR信号——操作码为每条不同的指令产生不同的控制信号，每个操作码有唯一的逻辑输入。每条指令都在一个指令周期中执行，该指令周期又由更短的子周期构成，每个子周期的执行都包含一个或多个更短的操作，即微操作uOP。

4）多实例应用程序——应用级并行，可通过并行运行多个实例从多核架构中获利，若多个应用程序实例需要某种程度的隔离，则可以使用虚拟化技术为每个应用程序实例提供它自己的独立且安全的区域。（d）共享L3高速缓存组织结构，每个内核都有独立L1高速缓存和独立L2高速缓存，内存共享L3高速缓存，其中L1区分为数据缓存和指令缓存。（c）共享L2高速缓存组织结构，每个内核都有独立L1高速缓存，内存共享L2高速缓存，其中L1区分为数据缓存和指令缓存。1）多线程本机应用程序——线程级并行，特点是具有少量高度线程化的进程。

NUMA的一种特例是高速缓存一致的CC-NUMA，即各处理器高速缓存之间保持一致的NUMA系统，没有高速缓存一致性的NUMA系统大致上等效于集群，而CC-NUMA与SMP和集群都不同。对于SMP系统，随着处理器数量的增加，公共总线数量的增加可能限制性能，缓存一致性信号进一步增加了负担，因此处理器不是无限可扩展的。2）负载平衡——集群需求有效的能力来平衡可用计算机之间的负载，这包括集群增量扩展的需求，中间件机制需要认识到服务可能出现在集群的不同成员上，并可能从一个成员迁移到另一个成员。

另一种方法是寄存器重命名，当创建一个新寄存器值时，为该值分配一个新寄存器，后续把该值作为源操作数的指令访问寄存器时，必须经过重命名过程（修改执行指令中的寄存器引用，以使其指向包含所需值的寄存器）。3）无序发射，无序完成——CPU无法提前看到冲突点后面的指令可能是独立于已在流水线中的指令，且可能被有效地引入流水线中，因此分离流水线的译码和执行，使用一个被称为指令窗口的缓冲区来实现无序发射和完成。1）指令获取策略通常利用预测条件分支指令的结果，以及获取条件分支指令之外的指令，来同时获取多条指令。

大型寄存器组可以提高计算机的性能，而少假设RISC具有少量寄存器（16-32），我们可以通过使用优化寄存器来获得高性能，这种优化由RISC编译器完成，由于高级语言程序没有对寄存器的明确引用，它为每个候选变量分配符号或虚拟寄存器，将无限符号寄存器映射到真实寄存器，将不重叠的符号寄存器与真实寄存器共享。若所有窗口都在使用中，则会生成一个中断，并将最旧的窗口，即调用嵌套中最靠后的窗口，保存到内存中，保存的窗口指针指示下一个保存的窗口应还原到的位置。为利用这两个结论，可以使用多组小寄存器，每组分配给不同的程序。

流水线把指令处理分为取指和指令执行两个阶段，第一阶段取指并缓存该指令，第二阶段空闲时接收第一阶段向其推送的被缓存的指令。粗暴的解决方法是复制流水线的初始部分，利用两个流，允许流水线同时取两条指令，这种策略能提高性能，但要考虑访问寄存器和内存都存在争用延迟和其他分支指令可能在解决初始分支决策前进入流水线从而导致需要额外流的缺点。程序中的两条指令按序执行，它们都要访问特定的内存操作数或寄存器操作数，若它们在流水线串行执行，则操作数值的更新方式可能会与顺序执行的更新方式不同，由此会产生错误的结果。

笔记内容及图片整理自XJTUSE “典型指令格式中的寻址字段相对较小。为了能在主存或者虚拟内存中引用大量位置，而使用各种寻址技术，即一种确定当前指令中的数据地址或下一个指令地址的技术。这些技术涉及两方面权衡：一方面是地址范围与寻址灵活性之间的权衡，另一方面是指令中内存引用数量与地址计算复杂度之间的权衡。常见寻址模式包括立即数寻址、直接寻址、间接寻址、偏移寻址、寄存器寻址、寄存器间接寻址、栈寻址等。立即数寻址是最简单的寻址方式，操作数的值存在于指令中。这种模式可以用于定义并使用常数，以及设置变量的初始值。

所有的算术和逻辑操作要么是一元的（一个源操作数），要么是二元的（两个源操作数）。对于到目前为止讨论的所有操作类型，要执行的下一条指令是内存中紧跟当前指令的一条。对这些指令来说，CPU执行的操作是更新程序计数器，以包含内存中某条指令的地址。——也称跳转指令，其操作数之一是将要执行的下一条指令的地址，通常这是条件分支指令。I/O可以采用多种方法，包括独立编程I/O、内存映射编程I/O、直接内存访问DMA、使用I/O处理器，许多只提供少许I/O指令，其中包含由参数、编码或命令字指定的特定操作。

软件轮询的缺点是耗时。2）单总线，集成DMA-I/O——DMA模块和一个或多个不包含系统总线的I/O模块间存在路径，DMA逻辑可能是I/O模块一部分，也可能是控制一个或多个I/O模块的独立模块。当CPU向I/O模块发出命令时，它必须等待I/O操作完成，因此若CPU比I/O模块快则这是对CPU时间的浪费。对于可编程I/O，CPU从内存取出的I/O相关指令与CPU向I/O模块发出的执行该指令的I/O命令间存在密切关系，即指令常常以简单的一对一关系映射到I/O命令，指令格式取决于外部设备的寻址方式。

电脉冲被发送到写磁头，由此产生的磁图案被记录到下面的表层上，正负电流产生不同的脉冲信号因而产生不同的图案。导线中的电流在磁盘间隙上产生不同的磁区，分别表示0、1。磁头是一种相对较小的设备，可以对在其下方旋转的盘片的一部分进行读写，这使得盘片上的数据被组织成一组同心环（称为磁道），每条磁道的宽度都与磁头相同，每个盘面上都有上千条磁道，相邻磁道由磁道间隙隔开以最小化磁头错误或磁场干扰造成的误差。当磁盘表面在磁头下方旋转时，它会产生与已记录的磁极相同的电流，此时读取磁头的结构与写入磁头的结构基本相同。

尽管SDRAM的对异步RAM的重大改进，它存在“不必要地限制了可以实现的I/O数据速率”的缺点，为了克服此缺点，一种被称为双倍数据速率DRAM的新版本SDRAM提供了几个能显著提高数据速率的特性。最后，使用缓冲方案。DRAM容易电荷泄漏，需要定期充电和刷新，它与SRAM相比成本便宜，位密度高，运行速度慢，常用于片外主存。SRAM即静态RAM，用传统的触发器逻辑门结构来存储二进制值，SRAM存在易失性，需要持续向存储器供电以完好地保存数据，它提供了快速的访问，但成本昂贵，位密度低，常用于高速缓存。

总线组织中，有多个设备带有高速缓存且共享内存，如果一个高速缓存中的数据被修改了，那么不仅会使得主存中相应的字无效，还会使得其他高速缓存中的相同的字无效。当进行替换时，使用的是列表后端的行。当一个新块被读入高速缓存时，使用全相联映射可以灵活决定替换哪个块以最大化命中率，这使得内存块可以映射到高速缓存的任何一行，灵活更换，但它需要复杂的并联比较电路来并行检查全部高速缓存行的标签，成本昂贵。与主内存容量相比，高速缓存的容量相对较小，它以处理器或接近处理器的速度运行，单位成本比主存储器昂贵，包含主存部分的副本。

CPU是执行指令的组件，处理单条指令的CPU时间称为指令周期，指令的执行可以简单地看作两个步骤：提取指令——取指周期 + 执行指令——执行周期。地址总线的功能是指定数据总线上数据的来源或目的，处理器想从内存读取一个字的数据，就需要把所需字的地址置于地址总线，因此地址总线宽度决定系统的最大存储容量。互连结构是连接模块的路径的集合，计算机是由各种相互通信的基本模块组成的网络，需要连接各模块的路径，因此互连结构对计算机系统必不可少。指令周期中增加了一个中断周期，在一个指令周期后，处理器检查中断，由中断信号指示。

SPEC基准测试是SPEC行业联盟定义并维护的最著名的基准套件集合，其性能测试被广泛用于比较和研究，其中SPEC CPU2006是最著名的SPEC基准测试套件，它是适用于处理器密集型应用程序而非I/O的行业标准套件，由17个用C、C++和Fortran编写的浮点程序和12个用C和C编写的整数程序组成，测试包代码量超过了300万行。使用更快模式的改进性能受限于更快模式的执行时间在总执行时间中所占比例的限制，也即性能的提高受到使用更快模式的频率的限制，它定义了使用改进结构可以获得的加速比。

物联网主要由深度嵌入式设备驱动，其中的货物可以在没有人为干预的情况下相互通信，物联网的本质是利用射频自动识别（RFID）技术，通过计算机互联网实现货物的自动识别和信息的互联互通和共享。——处理器和主存储器之间的多层存储器，比主存储器更小更快，用于通过将主存中可能在不久的将来使用的数据放入缓存中来加速内存访问。云计算：一种用于实现对共享的可配置计算资源池（如网络、服务器、存储、应用程序等）的无处不在、方便、按需的网络访问的模型，这些资源可以快速配置和释放，只需要最小的管理工作或服务提供商交互。