- 博客(0)
- 资源 (3)
空空如也
原创 16位CPU VHDL开源代码 自制编译器
电子科大数字电路课程设计 抗干扰国重老师指导完成，CISC架构 ，16位数据总线 VHDL quartus2开发，内含报告，如需仿真请在MODELSIM里跑，quartus2中仿真容易出bug
编译器在vs2012中开发，完成算术表达式转汇编功能，但生成hex文件部分待完成，请开源爱好者自行添加，同样开源。">电子科大数字电路课程设计 抗干扰国重老师指导完成，CISC架构 ，16位数据总线 VHDL quartus2开发，内含报告，如需仿真请在MODELSIM里跑，quartus2中仿真容易出bug
编译器在vs2012中开发，完成算术表达式转汇编功能，但生成hex文件部分 [更多]
2013-07-16
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人