zycblank的博客

「Verilog HDL」自学计划｜003｜行为级建模 「行为描述中模块的构成框架」 「过程语句」 Verilog HDL 中的过程块是由过程语句所组成的。过程语句有两种，分别是initial过程语句和always过程语句。 「initial过程语句」 initial begin 语句1; 语句2; ... 语句n; end initial过程语句主要用于测试和仿真，产生一些测试向量。 initial过程语句通常用于仿真模块中对激励向量的描述，或用于给寄存器变量赋初值。 「用init

「Verilog HDL」自学计划｜002｜数据流建模 「显式连续赋值语句」 在数字电路中，输入信号经过组合逻辑电路传到输出时类似于数据流动，而不会在其中存储。可以通过连续赋值语句对这种特性进行建模，这种建模方式通常被称为数据流建模。 显示连续赋值语句的语法格式如下： <net_declaration><range><name>; //net_declaration(连线型变量类型)可以是除了trireg类型外的任何一种连线型数据类型，range(变量位宽)指明了变量数据

「Verilog HDL」日更计划｜001｜基础知识复盘 1 Verilog HDL 语言要素 「注释符」 多行注释不允许嵌套，但是单行注释可以嵌套在多行注释中。 单行注释： assign a = b & c; //单行注释 多行注释： assign a[3:0] = b[3:0] & c[3:0]; /*注释行1 注释行2*/ 非法多行注释： /*注释内容 /*多行注释嵌套多行注释*/ 注释内容*/ 合法多行注释： /*注释内容 //多行注释嵌套单行