Verilog的一些坑（一）

最新推荐文章于 2024-06-03 23:17:14 发布
原创 最新推荐文章于 2024-06-03 23:17:14 发布 · 1.4k 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#verilog

本文针对数字逻辑课程中Verilog HDL的学习难点进行了总结，特别指出了两个常见的编程误区：一是不可让多个always块操作同一变量；二是always@()敏感列表的触发条件理解错误。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

上那个数字逻辑，verilog只教一节课，然后实验作业暴多，又没时间看verilog的书，只能慢慢总结一些坑……


1.首先不能多个always操作一个变量，即使这几个always不能同时发生，还是不能这么写！

既然多个always操作一个变量，干脆写在一个always里面吧


2.always @（xxx）是当xxx改变的时候触发！不是为真的时候触发！被这个坑一下午。

Verilog之Module模块
Shining0596_Limcy
08-15 5229
到目前为止，一个模块，它是一个通过输入和输出端口与其外部交互的电路。更大、更复杂的电路是通过将更大的模块从更小的模块和连接在一起的其他部分（例如分配语句和 always 块）组成的来构建的。这形成了一个层次结构，因为模块可以包含其他模块的实例。instancemod_ain1,in2, andouta,b, andoutmod_a下图显示了一个带有子模块的非常简单的电路。...
【Verilog】generate和for循环的一些使用总结（1）
热门推荐
moon9999的博客
06-26 5万+
前言 之前使用generate和for时候一直糊里糊涂的使用，所以今天静下心来总结一下，顺便看看有哪些坑。 做一个模块，输入为多路data通过bit map型vld信号作为标记，输出为单路data，取多路信息中port num值最大的那一路数据，同时输出这一拍共多少路有数据； 信号 端口 位宽 含义 in_vld input PORT_NUM bitmap型vld信号，每一bit标志一路数据有效 in_data input PORT_NUM *
verilog语法执行的顺序问题
08-04
always @ (negedge clk or negedge rst_n) if(!rst_n) begin out2 <= 1'b0; cnt <= 2'd0; end else begin cnt <= cnt + 1'b1; if(cnt == 2'd1) out2 <= ~out2; else if(cnt == 2'd2) begin cnt <= 2'd0; out2 <= ~out2; end end 比如在一开始复位时，out2 <= 1'b0;在第一个下降沿来时，cnt加1，而下面的语句就不会执行，等到第二个下降沿来时，cnt为2，此时if(cnt == 2'd1) out2 <= ~out2就会执行了，而下面的语句依然不会执行，等到第三个下降沿来时才会执行；
Verilog 避坑
mr_beanna的博客
10-14 409
cpu序列检查chanllenge 保存time、pc、addr、grf的寄存器务必开大，以避免数据溢出，自以为16位已经可以了，但还是没有逃过wa，最后直接开成32位ac了 Verilog语法中，位运算符 的优先级是低于 关系运算符 的。故后面两种形式的代码 不等价 (binPc & 32'b0011) != 0和binPc & 32'b0011 != 0，前者才能表达正确的意思。包括三目运算符?，前面的判断也要带上括号。 代码段执行先后的问题：<=是非阻塞赋值。具体来讲，在时钟上
命名的结束语句
小柚子的博客
03-10 882
命名的结束语句 1、命名的模块结尾 SystemVerilog允许关键字endmoule后指定模块的名字 endmoule:<module_name> endmodule后指定的名称必须与匹配的模块名称一致 2、命名的代码块结尾 SystemVerilog还允许对其他命名的代码块指定结尾名称。这包括以下关键字：interface…endinterface、task…endtask、function…endfunciton和begin…end以及其他主要用于测试平台的命名代码。 3、嵌套（局部）
6.1.1、模块定义module,endmodule,include,library
iMengLC的博客
08-27 4219
注：参考https://www.xilinx.com/support/documentation/sw_manuals/xilinx11/ite_r_verilog_reserved_words.htm 1、module/endmodule module，顾名思义是模块的意思，在verilogHDL中，module声明是唯一的设计单元。她描述了在同样的设计环境下，连接到其他设计单...
FPGA verilog入门案例笔记一
weixin_66634995的博客
06-03 1185
Verilog 是一种功能强大的硬件描述语言，支持从简单的逻辑门到复杂的数字系统的建模。通过掌握其基本语法和用法案例，我们可以使用 Verilog 来设计和模拟各种数字电路和系统。希望本文提供的内容能帮助你更好地理解和使用 Verilog。
FPGA Verilog模块化设计入门篇一
weixin_66634995的博客
06-03 1578
FPGA模块化设计是一种重要的设计策略，能够显著提高FPGA设计的可重用性和灵活性。通过合理的模块划分、设计、实现和测试验证等步骤，可以构建出稳定可靠、易于维护和扩展的FPGA系统。在实施FPGA模块化设计时，应注意接口标准化、模块化程度、模块化测试和文档管理等关键问题。
2020一次转变：从Verilog到SpinalHDL
莽野孤狼的博客
01-01 5999
学习SpinalHDL已有近半年，其诚然小众，但“小家碧玉”未尝不是绝代佳人。 出坑Verilog 遥想当年本科之时画过电路PCB、玩儿过单片机、PLC，亦学过C#(给我那数块板子的毕设做个上位机)，Python。直到研究生之时方才选择FPGA这条道路，除了对数字电路本身的兴趣之外(对于做软件感觉一直找不到自己的优势所在，虽然最终还是进了互联网行业，也算是冥冥之中自有天意吧)，重要的便是Verilog语法简单，可以令我很快专注于电路硬件的设计而非语法本身。 “成也萧何，败也萧何”，Verilog语法确实
VTR(verilog-to-Routing) 在Ubuntu 上安装教程（避坑）1
weixin_42311069的博客
06-23 3994
VTR安装遇到的坑。。。
怎么解决这个问题，请大佬帮忙
m0_60491709的博客
06-12 1471
请大佬帮忙
module的嵌套调用与执行顺序分析(systemverilog)
chenchen410的专栏
08-21 4528
在systemverilog中，module可以被嵌套调用。最顶层的module名应与
自定义.py文件导入Module，报错ModuleNotFoundError: No module named最简单解决办法
weixin_51398304的博客
04-20 2万+
流程 1.举个例子：已有程序（D:\python_module\hello.py）自己在同一个文件新建了一个say.py（D:\python_module\say.py）文件，运行say.py之后报错ModuleNotFoundError: No module named ~~，或许你在根目录下加了__init__.py，还是报错No module #hello.py def say (): print("Hello,World!") #say.py import hello hello.say(
Inside Metasploit - Write a Simple Exploit Module
0pr
05-03 509
The really interesting thing begins right here right now. I am going to dig into metasploit, and try to write a simple metasploit module from scratch. The Intention The intention of doing this is to l...
模块API之find_module
jason的笔记
10-30 1352
find_module 函数根据模块的name返回指向这个模块的指针 其用法如下： if (mutex_lock_interruptible(&module_mutex) != 0) return -EINTR; mod = find_module(name); if (!mod) { ret = -ENOENT; goto out; } mutex_
vcs编译解决 module名重复的冲突问题
cy413026的博客
10-25 1万+
我们在编译RTL的时候往往会遇到这样的问题：在g0这个模块里面存在文件add.v，实现一个加法器add供g0模块使用，在g1这个模块里面也存在文件add.v，也有个加法器add供g1模块使用。 如果我们直接将g0和g1的设计文件加到filelist里面编译，必然会报编译错误：重复定义。 解决办法有： 1.创建共用的add模块，g0和g1均采用该模块，通过参数配置来达到不...
verilog 数字钟
最新发布
06-06
这些在实际调试时都是坑，要在代码里特别注意。从ta引用实验箱"按键产生单脉冲"的细节看，用户很可能在用Xilinx或Altera的教学开发板。代码示例应该优先考虑兼容通用FPGA平台，避免使用特殊原语。上次回复时已经给出...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值