FPGA 按键去抖

最新推荐文章于 2024-07-27 14:54:16 发布

原创最新推荐文章于 2024-07-27 14:54:16 发布 · 749 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#output #module #input

FPGA/SOPC 专栏收录该内容

103 篇文章

订阅专栏

本文介绍了一个用于消除开关信号抖动的Verilog实现模块。该模块通过双稳态寄存器和计数器来识别有效按键操作，并控制LED指示灯的状态反馈。文章详细展示了如何使用同步复位、状态保持及延时计数等技术来实现稳定可靠的按键检测。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

module sw_debounce(
clk, rst_n,
sw1_n, sw2_n,
led_d1, led_d2
);
input clk;
input rst_n;
input sw1_n, sw2_n;
output led_d1;
output led_d2;

//------------------------------
reg [1:0] key_rst;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
key_rst <= 2'b11;
else
key_rst <= {sw2_n, sw1_n};
end

reg [1:0] key_rst_r;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
key_rst_r <= 2'b11;
else
key_rst_r <= key_rst;
end

wire key_an;
assign key_an = key_rst_r & ~key_rst;

//-----------------------count-------------
reg [19:0] cnt;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
  cnt <= 0;
else if(key_an)
  cnt <= 0;
else
  cnt <= cnt + 1;
end

reg [1:0] low_sw;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
low_sw <= 2'b11;
else if(cnt == 20'hFFFFF)
low_sw <= {sw2_n, sw1_n};
end

reg [1:0] low_sw_r;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
low_sw_r <= 2'b11;
else
low_sw_r <= low_sw;
end

wire [1:0] led_ctrl;
assign led_ctrl = low_sw_r & ~low_sw;

//------------------------------------------
reg [1:0] led;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
  led <= 2'b00;
else
begin
  if(led_ctrl[0] == 1) led[0] <= ~led[0];
  if(led_ctrl[1] == 1) led[1] <= ~led[1];
end
end

assign led_d1 = led[0];
assign led_d2 = led[1];

endmodule