zhang2gongzi的博客

实验四 32位MIPS CPU设计实验这次实验是32位MIPS CPU设计实验（单总线CPU-定长指令周期-3级时序)，在头歌当中一共需要我们进行六道题的测试，分别为MIPS指令译码器设计，定长指令周期（时序发生FSM设计，时序发生器输出函数设计，硬布线控制器，单总线CPU设计），硬布线控制器组合逻辑单元。其中由于第六题是对前面五题一个最终的检验，所以我们不需要进行新的设计，这边我按照老师给的提纲分享了以下四个实验的具体设计原理：1、指令译码器电路设计 2、时序发生器状态机（定长指令周期）设计3、时序发生

谭志虎老师计算机组成原理，头歌快速加法器实验，分别是8位可控加减法电路设计、CLA182四位先行进位电路设计、4位快速加法器设计、16位快速加法器设计、32位快速加法器设计，进行了较为详细的讲解

实验三 存储系统设计实验本次实验只有两道题目，但其实具有一定难度，这两题分别为汉字字库存储芯片扩展实验和MIPS寄存器文件设计，这次实验利用logisim进行设计，实验报告分为两个主要部分，在这两个部分中依次对两个实验的方案设计，设计思路进行了介绍1 字库存储芯片1.1设计要求现有如下 ROM 组件，4片4K32位 ROM ，7片 16K32位 ROM，实验中有一个 16*16 点阵字库文件（存储字库的存储系统），由 7 片 16K× 32 位 ROM 和一个空白器件构成。空白处表示缺少一个器件，请

这次实验利用logisim进行设计，进行了以下这四个实验，其中分为汉字国标码转区位码实验、汉字机内码获取实验、海明编码电路设计与海明解码，实验报告分为四个部分，在这四个部分中依次对四个实验的方案设计，设计思路进行了介绍