- 博客(8)
- 收藏
- 关注
RSS订阅原创 FPGA开发相关笔记（一）
在计算机中，和是描述的两种方式。简单来说，它们决定了一个由多个字节组成的数据（如 16 位整数、32 位整数等）中，高位字节和低位字节在内存地址中的排列顺序。
2025-07-29 16:32:04
458
原创 FPGA工程师快速入门PCIe（二）——BAR基地址寄存器
地址空间配置： 这是 BAR 的核心功能。它为设备的硬件资源（寄存器、片上内存）在 CPU/系统可寻址的内存空间（或 I/O 空间）内“抢占地盘”并建立访问通道。资源分配与管理： 系统通过读取 BAR 获知设备的资源需求（大小、类型），并在系统全局地址空间内进行分配和管理，确保每个设备都有自己唯一、互不重叠的空间。使能设备访问： 驱动和设备通过 BAR 建立起地址转换的桥梁。驱动程序不需要知道设备的物理实现细节，只需要访问 BAR 设定的系统地址即可与设备通信。。
2025-07-14 17:35:22
1368
1
原创 FPGA工程师快速入门PCIe（一）——TLP包解析
（1）Address：3DW头没有Address[63:32]（DW2），意味着地址只有32位，可以请求4GB的地址空间，而4DW头有64位地址，可以请求16GB地址空间。（3）Tag：扩展标识，由请求方产生，和Requester ID组成一个唯一的ID保证唯一性，用来识别应答信息。（7）AT：地址类型Address Type，00为不进行地址转换（类似虚拟地址的映射），01为转换地址请求，10为转换已经完成，11无意义。（8）Length：包长度，单位为DW，特别的，0为1024DW。
2025-07-11 13:51:46
1329
原创 千兆以太网入门
网线传输数据使用是串行的差分信号，PHY就是一个电压转换器件，将FPGA/ARM/DSP的TTL电平的并行信号转换为能够在网线传输的串行电信号。其还会完成编码（千兆：8b/10b，百兆：4b/5b）。PHY还会进行自协商，与另一个设备协商传输模式与速率，以两个设备同时能支持的最大数率传输数据。
2025-04-18 15:28:43
1164
原创 FPGA工程师快速入门JESD204b（一）——高速接口基础知识储备
本文为JESD204B系列教程首篇，专为FPGA工程师和电子工程专业学生打造。全文采用"先底层后协议"的递进式教学法，帮助读者在接触协议前建立扎实的基础认知。在学习JESD204B协议前，你需要具备一些高速基础的知识和概念。高数接口的初学者目前可以暂时了解，不需要深入，否则面对庞大的高数接口知识系统，直接劝退。
2025-04-11 11:59:52
1950
1
原创 FPGA工程师快速入门JESD204b（二）——协议与vivado实战
JESD204B入门到实战：FPGA工程师必学的高速接口协议如果你是初学JESD204B的工程师/学生，这篇教程将带你系统掌握：🔹 协议核心：从并行接口痛点出发，图解JESD204B如何用4对线替代128根并行线，深入CML电平、弹性缓冲、确定性延迟等关键技术。🔹 参数计算：手把手拆解LMFS公式，结合ADC手册实例计算线速率，搞懂8b/10b编码的20%带宽代价。🔹 Xilinx实战： IP核配置五步法。
2025-04-10 20:27:18
3271
7
原创 DSP高位宽数据运算的使用技巧——以乘法器为例
FPGA中DSP模块通过专用硬件加速乘加运算，但高位宽数据会大幅增加资源消耗和时序压力。本文提出三种优化方法：1）数据拆分与级联，将高位运算分解为多个低位DSP模块级联，牺牲资源换取性能；2）Karatsuba算法，通过数学优化减少乘法次数，以逻辑操作换DSP节省；3）动态位宽调整，根据数据有效位动态截断或移位输入，动态降低计算位宽，以精度换资源。代码示例展示了动态调整乘数位宽的实现，需权衡精度损失与资源占用。实际设计需结合算法需求、FPGA型号及工具链特性，在性能、面积和功耗间取得平衡。
2025-04-01 18:25:48
1621
3
原创 74HC4051+DAC80501实现一路模拟电压的8路复用
本文围绕多通道模拟信号复用与高精度DAC控制展开，结合74HC4051模拟多路复用器与DACx0501系列数模转换器，提出了一种高效的低频多通道电压输出解决方案。
2025-04-01 15:45:04
1962
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人