开关电源实战（六）STM32数控电源BuckBoost

原创已于 2025-07-12 20:20:12 修改 · 2.7k 阅读

34 ·

CC 4.0 BY-SA版权

文章标签：

#stm32 #嵌入式硬件 #单片机

于 2025-04-21 20:00:43 首次发布

硬件电路学习专栏收录该内容

23 篇文章 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

文章目录

芯片手册详解
打板测试
米勒效应

参考：基于STM32的同步整流Buck-Boost数字电源开源

芯片手册详解

栅极驱动器

EG3112栅极驱动芯片

（较低芯片，一个四五毛）
大功率MOS管、IGBT管栅极驱动芯片

高端悬浮自举电源设计，耐压可达 600V
适应 5V、3.3V 输入电压
最高频率支持 500KHZ
低端 VCC 电压范围 2.8V-20V
输出电流能力 IO+/- 2A/2.5A
内建死区控制电路
自带闭锁功能，彻底杜绝上、下管输出同时导通
HIN 输入通道高电平有效，控制高端 HO 输出
LIN 输入通道高电平有效，控制低端 LO 输出
外围器件少
静态电流小于 5uA，非常适合电池场合
封装形式：SOP-8

逻辑信号输入端高电平阀值为 2.5V 以上，低电平阀值为 1.0V 以下，要求逻辑信号的输出电流小，可以使 MCU 输出逻辑信号直接连接到 EG3112 的输入通道上。

专用于FOC控制，移动电源高压快充开关电源，变频水泵控制器，600V 降压型开关电源，电动车控制器，高压 Class-D 类功放
在这里插入图片描述
在CMOS结构中，NMOS和PMOS成对使用，形成反相器、与非门等基本逻辑单元。例如，NMOS负责下拉网络（导通时接地），PMOS负责上拉网络（导通时接电源），实现低静态功耗。这个原理图看不太懂，不应该是自举升压吗？？？
在这里插入图片描述

在这里插入图片描述
参数顺序是最小-典型-最大

开关延时应该可以忽略，但是如果这俩个值不一样会影响占空比吧？百ns，MHz级别的影响，应该能忽略
在这里插入图片描述
有保护，不会同时导通，都为1的时候会都关闭，具有相互闭锁功能。

自举电路要自己外接自举二极管和自举电容，在自举电路中，当低侧开关导通时，电源（VCC）通过自举二极管向自举电容充电，形成高端驱动的悬浮电压源。二极管在此阶段正向导通，确保电容快速充电。
在这里插入图片描述
应用电路：这里的600V接在外部MOS管上，没有接在自举电容上

应用：这个电压应该不用12V也行

2EDF7275K隔离式MOS栅极驱动器

（高端芯片，一个五六块）
快速双通道隔离MOSFET栅极驱动器。由于具有高驱动电流、出色的共模抑制和快速信号传播能力，特别适合驱动中高压MOSFET，用于快速开关电源系统。

4 A / 8 A或1 A / 2 A源/吸输出电流
高达10 MHz PWM开关频率
PWM信号传播延迟典型值为37 ns
电阻可编程死区时间控制（DTC）范围为15 ns至250 ns
在这里插入图片描述
手册里面这个两个都接了自举电容，那应该可以驱动两个高侧的，隔离后一摸一样

输入侧电源输入侧通过标称3.3 V的VDDI供电。若要使用电源电压> 3.5 V的器件，必须激活片内开关低压差稳压器（SLDO），并将外部分流电阻RVDDI连接到VDDI。

建议在VDDI和GNDI之间使用陶瓷旁路电容（10 nF - 22 nF）。

如果引脚SLDON连接到GNDI，则SLDO被激活。具体极性看芯片的引脚上标注一横没，低电平有效

这个英飞凌的芯片还是很复杂的，很高端

这是别人的应用，这里的两个电源是VPS8703产生的两个隔离12V
这里为啥没有加自举电容，反而低侧加了个电源滤波的电容？芯片内部好像没有集成吧。这个芯片比较高端，又隔离，两个输出感觉都能接高侧，具体的暂时先不看，应用的时候选EG3112吧，500kHz应该够用了
在这里插入图片描述

一般电源都给12V，要确保导通内阻低，这样频率高也能正常使用，否则MOS烧，所以给的电压一般比较大，不是5V这些

==关于10欧姆电阻，是为了消除走线的电容电感，防止栅极出现振铃效应，所以这个电阻要靠近MOS的G，而且一般要上下拉，防止干扰使其导通
在这里插入图片描述
除此之外，还有米勒效应，在实测的时候，发现MOS管会有由MOS管的米勒电容引发的米勒效应，在MOS管开通过程中，GS电压上升到某一电压值后GS间电压会经过一段不变值的过程，过后GS间电压又开始上升直至完全导通。
由于米勒电容阻止了Vgs的上升，从而也就阻止了Vds的下降，这样就会使损耗的时间加长,从而增加了损耗

请添加图片描述
措施1：减小驱动电阻和提高驱动电压，本质上就是提高驱动电流，加快电容的充电时间。措施2：优化PCB布线，尽量缩短驱动信号线的长度，加大宽度，以减少寄生电感。措施3：选择Cdg较小的MOS管。措施4：使用零电压开关技术
在这里插入图片描述

运放检测电流

GS8558

微功耗、零漂移CMOS运算放大器，提供13MHz带宽，轨到轨输入和输出

轨到轨（Rail-to-Rail）输入是运算放大器（运放）的重要特性，指输入信号范围可覆盖电源电压的极值（如VDD和VSS），甚至略微超出。自动调零技术，提供极低失调电压。
传统运放的输入级通常由单对NMOS或PMOS差分对构成，输入共模电压范围受限于晶体管的阈值电压和饱和区特性。例如，PMOS输入级仅能在共模电压接近负电源轨时工作，NMOS则只能在接近正电源轨时有效，导致输入范围受限（如±15V供电时输入仅±13V）。

GS8558有两个通道
在这里插入图片描述

采用2.5V至5.5V单电源或±1.25V至±2.75V双电源供电。
为获得最佳性能，在单电源供电时，应在VDD引脚附近放置一个0.1μF陶瓷电容。
对于双电源供电，应使用单独的0.1 μ F陶瓷电容将VDD和VSS电源旁路至地。
在这里插入图片描述
容性负载容限：输出电容将在放大器的反馈路径中产生极点，导致过度的峰值和潜在振荡。
（1）使用与放大器的输出和负载电容串联的小电阻
（2）通过增加总噪声增益来减小放大器反馈环路的带宽。

网上查了一下：这个小电阻能防止输出断路
当负载为容性（如电缆、长导线或大电容）时，输出端寄生电感与电容可能形成LC谐振电路，导致高频振荡。串联电阻可增加阻尼，降低谐振回路的Q值，抑制振荡并提升相位裕度
阻值过小（如<10Ω）可能无法有效阻尼振荡，过大（如>1kΩ）则增加功耗并降低驱动能力。典型值为22Ω–100Ω

并联在输出端或反馈电阻上的小电容（几pF至几十pF）可滤除高频干扰信号（如开关电源噪声、射频干扰），防止对后级电路产生干扰
电容通过引入超前相位补偿，抵消因输入电容和负载电容导致的相位滞后，破坏自激振荡条件容值根据截止频率1/2πfc确定，例如100pF–1nF用于MHz级噪声抑制

差分运放电路

在这里插入图片描述

这里就是典型的差分运放，而且电阻的关系可以化解复杂的等式
在这里插入图片描述
对于电流采样的这个运放输入端有些疑惑，其实是他前面画的时候，GND和VIN-这样画的，这样是不是有点问题，其他的以GND为基础的电路岂不都要流过R13才能流回负极

解答：这是下采样，这样才能串在回路里面，而且由于一端是GND，比起上采样，对运放更加安全
在这里插入图片描述
我采用了这样的采样方法，但是存在问题，就是MOS管关闭的时候，没有输入电流，采集的就是10m欧姆两端的电压差了

输出侧，MOS管关闭的时候，电容放电，但是没有放到电容后侧，测不到电流，其实可以通过软件校正，就是MOS管开启的时候测电流，关闭的时候不测，但是较为复杂
在这里插入图片描述

MCP6022

带宽：10 MHz（典型值）
6022内部两个运放

电源电压范围为2.5V至5.5V，电源（VSS和VDD）正电源引脚（VDD）比负电源引脚（VSS）高2.5V至5.5V。正常工作时，其他引脚的电压介于VSS和VDD之间。

用于单电源（正电源）配置。在这种情况下，VSS接地，VDD连接电源。VDD需要一个旁路电容。

打板测试

代码还是很多的

主要问题包括buck和boost的切换，四个mos管的控制，软件部分需要学习ADC和HRTIM
这两部分软件见：HAL库(STM32CubeMX)——高级ADC学习、HRTIM（STM32G474RBT6

硬件设计

原理图基本是参考开源链接里面的，我去掉了一部分功能后，重新画板子测试的
在这里插入图片描述

PID测试

在这里插入图片描述

在这里插入图片描述

做不到太稳定，ADC采集就不是特别准，PID只大概调试了一下，这里的ADC采集需要注意，要用HRTIM触发，而且要根据占空比更改触发时间，根据MOS管的关断情况来设置在PWM的哪一段采集。
这里ADC采集不准是因为我随便设置的采样触发，导致其可能测的是任意时刻的电压，纹波也加入了，或者用滤波器滤波

存在的问题

请添加图片描述
控制部分基本完成，简单的菜单界面控制，Buck和Boost分别增量式PID调整，增加了两者切换时的保护。

还差软启动及输出空载的时候，该如何控制？暂时EG3112的上管控制有些问题，怀疑芯片坏了

采样电阻无法测量输入输出电流，原因上面说过了

关于MOS管，实测振铃现象很小，但是存在着米勒效应，可以看到MOS管开启的时候，有一个中间的平台期，这里还需要后面放大看看，上升沿和下降沿具体的情况，下管没有米勒效应。只有上管出现了，而且只有上升沿比较明显？？？？，后面还要学习=了解一下为什么？
请添加图片描述

还有GS的偏置电阻，防止其误导通，10K电阻还是必要的，该加上

米勒效应

在这里插入图片描述
Cgs影响上升沿缓慢和振铃
Cds影响功率回路
Cgd影响米勒效应

Cgd会使得输出端信号耦合到输入端，会导致误导通等情况

原理很好理解，刚开始，MOS管上面接7v,那么Cgd上就会有一个上正下负的电压，此刻给栅极充电时，正电荷既Cgd也给Cgs充电，但都在上升。之后当栅极到一定电压，MOS逐渐关闭中，由于D端电平与GND联通，电平急剧下降，会使得Vgd快速放电，这时就会把给栅极的正电荷全部吸收，导致表现出平台期。

有时候米勒电容甚至能使得栅极电压下降，把Cgs的正电荷都能吸走
在这里插入图片描述

下降沿的时候，同样会出现米勒效应
在这里插入图片描述
解决方法：
1.增大MOS的驱动功率，或者使用图腾柱驱动

2.GS并联一个10nf的电容，有人说是为了保护MOS管，防止击穿，但是10nf太大了，这样上升时间会变得很长，而且对米勒好像也没有什么帮助，这里持怀疑态度，有人说gs加电容是用来吸收MOS管关断时产生的尖峰电压，防止Mos管误开启，尤其是在桥式驱动电路中