- 博客(13)
- 收藏
- 关注
RSS订阅原创 VHDL单稳态电路设计
单稳态触发器是一种数字电路，它有一个稳定状态和一个不稳定状态。当接收到一个触发信号时（如脉冲信号），它会从稳定状态转换到不稳定状态，输出一个固定宽度的脉冲信号。单稳态触发器的特性使其非常适合用于定时和延时电路。用VHDL实现单稳态触发器的关键在于合理设计状态管理和计时逻辑。通过触发输入信号，控制状态的切换和输出脉冲的持续时间，可以有效实现单稳态触发器的功能。
2025-03-03 12:16:02
580
原创 vhdl 秒表设计
FPGA内部会使用一个时钟信号，使用一个由十进制计数器和六进制计数器组成的六十位计数器，进行计数，然后进位，通过计数器信号来实现，并用smg将信号通过数码管来展现。
2025-03-03 12:10:09
544
原创 基于 VHDL 语言的电子时钟设计
运用VHDL语言描述电子时钟的时、分、秒；将时、分、秒连接成电子时钟，秒／分／时的依次显示并正确计数；秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位；可以控制电子时钟的启停；通过键盘控制电子时钟可以12时或24时计时；当认为时钟不准确时，通过键盘可以分别对分／时钟进行调整；电子时钟具有时钟和秒表功能，秒表和时钟功能可以相互切换；电子时钟具有定时功能，当定时与时钟时间相同时，触发指示LED。
2025-01-19 13:04:14
918
原创 VHDL语言的D触发器的设计
运用QuartusII 集成环境下的VHDL文本设计方法设计简单时序电路——D触发器，依据D触发器的工作特性，进行波形仿真和分析、引脚分配并下载到实验设备上进行功能测试。
2025-01-12 14:19:49
497
原创 由两个NE555控制的报警电路。
报警电路部分使用了ne555的单稳态触发模式，当触发端收到低电平脉冲时发出一个单稳态信号，然后通过组合门电路来控制有源蜂鸣器的报警。
2024-07-16 15:55:05
1608
原创 用立创EDA绘制一个使用51单片机P3口进行八位流水灯的控制的PCB板。
立创EDA绘制一个51单片机最小系统板，并使用P3口进行八位流水灯的控制。
2024-06-13 21:58:53
2625
1
原创 运用555定时器和集成运算放大器等器件构成多谐振荡器，产生方波信号，再将此方波信号依次转换为三角波信号和正弦波信号。
5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。运用555定时器和集成运算放大器等器件构成多谐振荡器，产生频率为1kHz的方波信号，再将此方波信号依次转换为三角波信号和正弦波信号。8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
2024-06-05 12:28:54
12945
7
可调直流稳压电源 设计一套可调直流稳压电源DC/DC电源，输出双极性的正负电源
2025-01-15
基于 VHDL 语言的电子时钟设计
2025-01-12
嘉立创EDA 计算机实习
2024-11-08
立创EDA中51单片机使用p3口进行八位流水灯的PCB文件
2024-06-09
555单稳态触发器高电平结束后出现高频方波。有没有什么办法消除这些方波？
2024-06-09
TA创建的收藏夹 TA关注的收藏夹
TA关注的人