想做一条贪吃蛇

SOC定时器与中断配置1 定时器与中断工作原理定时器原理：Soc每一个核拥有一个32位的私有定时器和一个32位的私有看门狗定时器，两个核还拥有一个共享的64位全局定时器。私有定时器工作方式是32位自减模式，当计数值递减到0时产生中断；8位的预分频器，支持1-0xff的分频；支持单次触发模式和自动重载模式，单次触发模式下，计数值递减到0后定时器停止，自动重载模式下，计数值递减到0后会从重加载寄存器拷贝计数值到计数寄存器中，产生中断后继续从该计数值执行递减操作。私有定时器和看门狗定时器的时钟为C

SOC串口的配置1 UART工作原理SoC共集成了12路的UART。这12路UART均可以配置为智能UART模式，由于我们的驱动是透传数据通信，所以不使用到智能模式。12路UART可以独立并行工作，每一路UART都有一个独立的FIFO，其大小为4k*8bit，发送和接收各为2k*8bit；通讯数据格式可以配置，默认是一个起始位、八位数据位、无校验、一个停止位；通讯波特率可通过软件设置，典型的波特率为38.4Kbps、76.8Kbps、115.2Kbps、614.4Kbps；最高波特率1Mbps；具有

SOC的GPIO配置1 GPIO工作原理Soc共集成40路双向GPIO，每一路GPIO的输入输出方向由方向寄存器来控制，管脚的输入输出电平值保存在相应的输入/输出值寄存器当中。外部信号输入至内部后经三级同步，再进行滤波，滤波宽度可通过相应的滤波宽度寄存器来选择配置，支持的滤波宽度范围为0~63个系统时钟周期。输入信号的脉冲宽度若能达到寄存器的设置值，则允许被采样，否则将被当做“毛刺”过滤。GPIO输出采用寄存器输出，通过写GPIO输出值寄存器直接将信号通过引脚向外部输出。GPIO模块的结构如图1所示

SOC时钟配置1 锁相环工作原理Soc的时钟产生单元（CGU）通过外部输入时钟和内部相位锁相环（PLL）和分频选择逻辑产生用于片内的不同频率的时钟。片内时钟频率的改变通过配置AHB总线全局控制模块单元内部锁相环寄存器实现。CGU单元内部包含三个锁相环，分别产生系统主时钟、DDR物理层时钟、以太网物理层时钟，其配置寄存器位于AHB总线全局控制模块。CGU模块还产生1553模块时钟与UART时钟。锁相环采用65nm工艺库中的PLLSM65LLFRAC锁相环，其最高输出频率为1.6GHz，包含小数

国产化SOC开发计划1 熟悉SOC的组成和开发套件的使用这个阶段是刚刚拿到国产化SOC开发板的最初阶段，该阶段需要完成的工作有：1，安装开发套件，并且学会使用开发套件，并且能够进行上电调试；2，粗略的过一遍开发板原理图，看看哪些外设需要开发驱动，以及整个SOC芯片对应引脚分布，以及重要器件的保护和电源分布以及上电要求；3，过一遍简单过一遍开发手册，了解芯片的功能概述和体系架构，通过芯片架构图了解其内部组成，核心性能的评估，总线连接关系和时钟的分布。该阶段的开发时间估计大概为3天左右。