- 博客(1)
- 收藏
- 关注
RSS订阅原创 UART串口协议verilog代码实现及仿真（带工程）
本项目包含四个工程文件:（vivado工程）TX模块代码及仿真文件uart_tx.v、uart_tx_tb.vRX模块代码及仿真文件uart_rx.v、uart_rx_tb.vTX与RX模块均支持自定义数据位、停止位、时钟频率、波特率以及校验方式，本项目定义如下7?8?1.5?2?
2024-12-05 13:39:04
3212
3
UART串口协议verilog纯代码实现及仿真（带vivado工程）
本项目包含UART_TX和UART_RX模块，以及对应的测试文件，基于vivado工程，可直接打开，纯代码实现，没有使用IP核
2024-12-05
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人