- 博客(4)
- 收藏
- 关注
RSS订阅原创 逻辑综合中的速度优化策略
在逻辑综合中，速度优化至关重要，它能确保芯片在规定的时钟频率下稳定运行。将较长的组合逻辑路径拆分成多个较短的阶段，每个阶段由一个寄存器分隔。这样在每个时钟周期内，每个阶段都能并行处理不同的数据，从而提高整体的数据处理速度。例如，在一个复杂的乘法器设计中，原本一个时钟周期完成乘法运算可能时间过长，通过流水线技术将乘法运算拆分成几个步骤，每个步骤在一个时钟周期内完成，虽然完成一次乘法运算需要多个时钟周期，但可以实现连续的乘法运算，提高了数据吞吐量。找出电路中延迟最长的路径（关键路径），对其进行重点优化。
2025-05-07 10:05:39
912
原创 一致性总线（Coherent Bus）和非一致性总线（Non-coherent Bus）简析
在芯片设计中，一致性总线（Coherent Bus）和非一致性总线（Non-coherent Bus）是两种关键的总线类型，其核心区别在于是否支持硬件级的数据一致性管理。
2025-04-17 16:23:14
1013
原创 时钟域交叉处理(CDC)技术详解
时钟域交叉(Clock Domain Crossing, CDC)是数字IC设计中至关重要且常见的技术挑战，尤其在多时钟域SoC设计中。
2025-04-09 17:07:18
1247
原创 VNC svn locked错误解决办法
如下图，执行svn操作是，报错，某些文件夹被锁定了。解决办法：按照log提示--是文件夹 ”TCV100“ 被锁定了，进入到”TCV100“ 上一级路径 ”TCV100_0523“然后执行svn cleanupTCV100 即可解决问题。...
2022-05-23 16:30:45
379
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人