yangshoub的博客

http://www.openhw.org/article/15-03/20104221426490405.html?sort=1129_1552_0_0FPGA的用处比我们平时想象的用处更广泛，原因在于其中集成的模块种类更多，而不仅仅是原来的简单逻辑单元(LE)。早期的FPGA相对比较简单，所有的功能单元仅仅由管脚、内部buffer、LE、RAM构建而成，LE由LUT(查找表)和D触发器构成

开始小试牛刀，开发板的LED。顶层设计文件，子文件都有module模块，但是只有顶层的 top_module端口列表需要与ucf文件中芯片引脚映射起来。按照上

目前大约明白了FPGA是什么，编程把它给设计成了什么。捋一遍开发流程再继续走。一、开发流程1) 系统功能设计在系统设计之前，首先要进行的是方案论证、系统设计和FPGA芯片选择等准备工作。一般都采用自顶向下的设计方法，把系统分成若干个基本单元，然后再把每个基本单元划分为下一层次的基本单元。2) RTL级HDL设计RTL级(Registe

仍然使用开发板，SPARTAN6。难免有错，请不吝指正。串口程序比点灯要复杂很多，比起来做项目的程序简单很多。

第一次写博客，同时也表示学习FPGA的决心。学习的初步目标是能够驾驭XILINX XC7K325T，写点简单的程序，或者用起来别人的复杂代码。预期一个月。从简单入手可能更容易理解，使用黑金开发板AX309，型号SPARTAN-6 XC6SLX9。跑了几个程序之后，发现别人的程序越来越不好理解，在没有备注的情况下更难，于是想搞清楚写程序的逻辑是什么。看了很多关于说编写verilo

准备开始学习项目程序，XC7K325T，由于用到了VHDL，先学习一些简单的语法，能看懂程序就行，重点还是verilog。1、引用库library IEEE;    //表示打开IEEE库，因为IEEE库不属于VHDL的标准库，所以使用库的内容要先声明use ieee.numeric_std.all;   //USE和ALL是关键词，表示允许使用IEEE库中numeric_std程序包

最近项目上的合作到了交接的阶段，一个FPGA大牛点拨了我一下，他说国内能直接针对LUT去编程的人很少，不会超过100个。不管其言准确与否，对于未入门的我一直在考虑LUT如何使用，LUT该怎么与编程结合的问题实在是多此一举。不如简单了解了LUT，便作罢去做该做之事。以上否定了我一些学习FPGA的思路，那就是常有人说“要了解FPGA是什么，编程要时刻记得硬件的结构。。。”，这样的思路不对，至少

参照博客1和博客2（最下面）走了一遍，遇到问题注释一下，以便他人节省时间。问题描述：生成波形文件无法打开。解决：1、在HLS界面设置博客中所说 Solution > Run C/RTL Cosimulation，仿真完成后，需要在Vivado下查看仿真结果。注意：Dump Trace选项要选择all，否则不会产生波形数据，位置如下图所示。2、vivado界面TCI...