43、自动化 VCO 合成：引言与方法论

自动化 VCO 合成：引言与方法论

1. 背景和动机

近年来，模拟电路设计领域一直在寻求能够大幅提升生产力的工具，以应对日益复杂的设计需求。尽管数字设计早已依赖各种强大的设计工具，模拟设计领域在这方面仍面临诸多挑战。为了帮助模拟设计师优化新开发的电路拓扑结构，本章描述了一种结合专家知识和全局优化的方法论和模拟设计工具的实际实现。这种工具旨在实现高资源效率的模拟电路设计，从规范到布局，合成一个最优的 LC谐振振荡器设计。

2. 目标和方法论

自动化 VCO合成工具的目标是使专家设计师能够构建自己的可重用设计库。这些设计库不仅可以在特定技术中使用，还可以在不同技术中共享，具有技术独立性和规格独立性。设计库中的每个设计模板都捕捉了设计师关于特定功能块拓扑的知识，并通过参数化设计指令实现自动化尺寸设定和性能估算。这种方法论被称为DLE（设计级输入），它使得设计师可以在追求高性能、低功耗和小面积的同时，将重复性任务交给计算机处理，从而专注于更具创造性和有趣的工作。

3. 为何不用“CAD”一词

在本章标题中没有使用“CAD”（计算机辅助设计）一词，因为这可能会误导读者。与大多数CAD相关软件不同，这里描述的自动化模拟构建块设计工具更注重将专家设计知识直接整合到一个“模板”中，以生成特定规格和技术下的电路。这种基于模板的设计方法能够充分利用设计师的专业知识，同时减少设计时间，提高设计效率。

4. DLE 方法论

DLE方法论强调设计师在引导计算机通过预定义的系统化工作流程中所扮演的积极角色。设计师负责追求高性能、低功耗和小面积等方面的创新，而计算机则执行繁琐的计算和仿真。这种方法论被称为DAC（设计师