- 博客(5)
- 收藏
- 关注
原创 cadence画图的一些注意事项
第4层和第5层电源平面和地平面之间的芯板Core的厚度要尽可能小,以降低第4层电源平面的特性阻抗,使第4层和第5层的电源平面与地平面具有较好的电容去耦特性。电源平面和1个地平面,在电源平面和地平面之间夹有两个信号层,电源平面和地平面之间不存在任何的去耦作用,在处理电源层时可适当添加电源引脚的去耦电容,降低电源和地之间的特性阻抗。此方案有4个布线层,1个。方案采用了4层信号层和2层内部电源/接地层,具有较多的信号层,有利于元器件之间的布线,但该方案的缺陷也较为明显,表现为以下两个方面。
2025-01-14 13:36:17
779
原创 EXMC 驱动SDRAM
(Bank0)又被划分为4个区域,每个区域为64Mbytes,Bankx(x=1,2)被划分为两个空间,分别是属性存储空间和公共存储空间,Bank3被划分为三个空间,分别是属性存储空间、公共存储空间和I/O存储空间,每个bank或区域都有独立的片选控制信号,可以独立配置,Bank0用于NOR和PSRAM设备访问,Bank1和bank2用于NAND Flash的独占访问,Bank3用于PCCard的访问,SDRAM Device0和Device1用于同步DRAM(SDRAM)的访问。
2025-01-02 18:02:41
1067
1
嵌入式系统中外接存储控制器EXMC的功能特性与应用 - 解析多种外部存储器接口及配置方法
2025-01-02
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人