zedboard--单独PL实验（四）

最新推荐文章于 2023-07-27 14:24:52 发布
原创 最新推荐文章于 2023-07-27 14:24:52 发布 · 4.2k 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#zedboard #zynq的pl实验

本文介绍了一种不依赖ARM PS，只针对Zynq芯片的PL部分进行编程的方法，旨在点亮和熄灭Zedboard上的所有LED。通过ISEDesign Suite 14.2创建工程，配置引脚，编写.v文件，并生成.bit文件。使用Impact工具，通过USB-JTAG连接开发板进行编程，最终实现LED的交替闪烁效果。

Zynq是带FPGA的处理器，这个实验是学习在不使用ARM PS的情况下，只对zynq的PL的编程方法。至于ise14.2的安装不是一件很难的事情，这里就跳过了。之前用altera的quartus

II，用xilinx的软件有一些不习惯。打开ISEDesign Suite 14.2，新建工程，工程设置选择zynq，xc7z020，CLG484，建立.v文件，本实验要点亮和熄灭全部的led（间断）。

代码如下：


引脚分配

新建ImplementationConsrtaints Files文件，ucf文件

自己手动编辑ucf文件

 

编译，产生.bit文件，tools-impact，开发板usb线连接开发板的usb-jtag口，开发板上电，

最低0.47元/天 解锁文章
zynq中纯PL编程
好记性不如烂笔头
11-27 8107
没接触zynq之前，只用过FPGA，在FPGA中用verilog编程简单明了，后来稍微学习过一点nios ii，就在FPGA中也用过一点点nios ii。所以在刚接触zynq的时候，我就感觉zynq跟altera的FPGA和nios ii的编程肯定会有一些相似的地方。学习zynq的时候，一开始我就想弄清楚三个问题，第一zynq中怎么使用纯PL（programmable logic）部分？（就是把z
zedboard--Demo学习(五)
xzyfeixiang的专栏
09-15 4996
Zynq-7000实现了双核Cortex-A9 MPcore和最新的28nm 7系列可编程逻辑的紧密集成。Zynq芯片内部可以分为两部分PS（Processing System）和PL（Programmable Logic），其中PS部分有点像传统的处理器内部结构，包括CPU核、图形加速、浮点运算、存储控制器、各种通信接口外设以及GPIO外设，而PL部分就是传统的可编程逻辑和支持多种标准的IO，它
zynq7000只使用PL的程序打包与加载
rong81117的博客
01-09 1858
1、创建FPGA工程，设计PL程序并验证； 2、Create Block Design，添加Zynq处理器，设置中把所有的外部IO删除，添加QSPI接口，将速度设置为fast，Run Block Automation； 3、Generate Output Products，然后Create HDL Wrapper； 4、将设计好的PL工程在步骤3中生成的.v文件中进行实例化（包括IO） 5、编译综...
zynq学习01 zynq 单独使用PL模块点亮led
坚持
09-03 4122
对于xilinx的ZC706开发板单独使用PL做流水等试验的网上例程几乎是空白，大多数是PS+PL实验。如果是刚开始接触ZC706板，想写一个单独的PL程序时，你肯定以为很快就可以上手。但是如果你开始详细了解ZC706的核心芯片XC7Z045会发现一个关键性问题，就是时钟的使用。XC7Z045所使用PL时钟输入是以差分对的形式输入的，那在程序当中怎么搞嘞？？？疑惑？？？不解了吧？下面请看实例：
五、Zedboard学习之纯PL控制
魔亦有道的博客
07-24 1622
在Zedboard上单纯使用PL其实和FPGA开发流程一样，只不过是在vivado上。打开vivado14.2 新建一个工程 ，前两步的复选项都要选上，点击完成。 单击添加文件，命名为test.v ，用verilog语言编写下列代码：目的是拨开开关，点亮对应的led灯。然后进行综合run synthesis ，综合成功弹框会弹出，点击run Implementation ，也就是进行实现
XILINX ZYNQ仅有PL端（FPGA）逻辑资源的程序固化 / 烧录
weixin_41594632的博客
07-09 1万+
XILINX ZYNQ仅有PL端（FPGA）逻辑资源的程序固化 刚开始接触ZYNQ是从PL端开发开始上手学习的，当时使用JTAG下载程序，断电重启后程序就没了，所以当时一直很纳闷怎么固化程序，后来又学习了PS端的开发，知道了ZYNQ需要在SDK里对程序进行固化。如何固化只用到PL资源的程序，写这样一篇文章为各位有疑惑的同学提供参考。 一 任务目标 本文将对PL端编写的呼吸灯程序进行固化，程序烧录至QPSI中。 硬件开发环境：正点原子领航者开发板 ZYNQ 7020 软件件开发环境：VIVADO 2018
zedboard--zedboard学习小结
xzyfeixiang的专栏
12-10 5685
转眼间研二上学期就即将过去了，回顾从9月份以来学习zedboard，感觉一直徘徊，有很多东西还没有理清楚，以前的博客也是乱七八糟的，希望自己也整理一下思路，这里对自己已经学习和知道的东西做一个小小的总结，水平的有限才造就了这篇拙劣的总结。                                                         平台简介 Zynq可以认为是带处理器的FPG
zedboard--基于demo系统的用户ip核的添加和驱动编写（书13.2完整实现过程）（二十一）
xzyfeixiang的专栏
03-07 4672
上一个实验用PL端的资源开发Custom IPcore的，并且在裸跑的程序中调用了这个IPcore，现在我们需要为这个Ipcore开发Linux系统上的设备驱动。该实验为pwm_ip嵌入式Linux驱动开发。记录下自己做这个实验的心路历程。 转载注明出处：来自xzyfeixiang的专栏，网址： 实验尝试：   尝试一：这里想偷个懒：启动linux系统后（demo迷你系统），重新配置FPG
ZEDBOARD上SOC系统验证及LED灯实验教程
综上所述，对ZEDBOARD开发板的LED和开关灯实验工程所涉及的知识点包含了从Zynq-7000 SoC架构的理解、硬件和软件的设计实现、Vivado工具的使用、HDL编程、调试、测试以及系统集成等多个方面。这些知识点对于从事FPGA/...
ZYNQ7000 学习（二十五）纯PL 实现独立显存VGA驱动并显示画面
QQ1391074994的博客
05-06 740
纯PL 实现独立显存VGA驱动并显示画面 学习 内容 本课程 在 上一 集 的课程基础上 通过 增加 BRAM 实现画面 的存储和 VGA 显 示 。 由于 BRAM 资源 有限，所以 设计 分辨率为 640480。 本课主要是 在第 24《 VGA接口 分析 及 控制逻辑实现 》基础上完成 。 实现步骤首先 介绍 本次课程 提供的代 码 相比第24课代码 主要 增加 了 图片 存储文件和 VGA 驱动 中的存储驱动 部分 。下面 按照 本次 课程实现 的目标进行修改和介绍。 Step1 修改 VGA 时
ZYNQ仅有PL端逻辑的程序固化_ZYNQ程序固化至flash中_
10-03
当ZYNQ中只有PL端的程序时，怎么固化到flash中。
ZYNQ PL FPGA UART 串口例程
05-24
Zynq的PL端实现串口数据的接收和发送。工程对应的演示视频：https://www.ixigua.com/6878307304115175948/
ZYNQ仅有PL端逻辑的程序固化
weixin_45526456的博客
08-17 9831
ZYNQ仅有PL端逻辑的程序固化ZYNQ中PL端led灯的逻辑固化须知生成vivado端的bit文件1.创建块设计（Create Block Design）2.例化转入SDK1. Launch SDK2.写入flash参考 ZYNQ中PL端led灯的逻辑固化 之前看程序固化，教程大多是PS端中有要实现的代码的固化，我没怎么看明白，如果我程序只有 PL 端的写的Verilog逻辑，没写PS端的相关程序该怎么固化程序，昨天试了半天，实现了一个简单的led的逻辑固化。 须知 不带ARM的FPGA固化是没问题的，
linux中pl怎么使用教程,在Zynq-7000上编程PL的3种方法
weixin_42588877的博客
05-03 1431
在Zynq-7000上编程PL大致有3种方法：1. 用FSBL，将bitstream集成到boot.bin中2. 用U-BOOT命令3. 在Linux下用xdevcfg驱动。步骤：1. 去掉bitstream的文件头用FSBL烧写PL Images没有什么好说的，用Xilinx SDK的Create Boot Image工具即可完成，不再赘述。用后两种方法需要把bitstream文件的文件头用bo...
FPGA基础知识21(PL控制PS端DDR的设计)
热门推荐
时间的诗
05-20 1万+
来自：http://www.eefocus.com/antaur/blog/17-08/423773_0818c.html0.引言构建SoC系统，毕竟是需要实现PS和PL间的数据交互，而像上一讲那样PL主机与PL从机之间通过AXI4-Lite总线进行交互有点杀鸡用牛刀了。如果PS与PL端进行数据交互，可以直接设计PL端为从机，PS端向PL端的reg写入数据即可，但是对于图像处理等大数据量的数据交互...
纯PL工程的Zynq固化（vivado 2018.3）
qq_64647020的博客
07-27 2547
打开vivado工程文件（我这边打开的是之前已经烧录的），打开后：点击Create block design，设置一个名字，然后ok，会弹出一个diagram的图窗，点击➕（图示两种方法都可以）把顶层模块设置为top（有些已经直接是top，就不用再点，我这里就直接是top），之后需要打开生成的.v文件，把自己的工程文件例化在最后。在固化完成后，把插销插到QSPI模式，上电，（不用插电脑），如果能在示波器（看个人情况）上看到预期结果，就说明固化成功了！第三步，选择开发板对应的ddr（根据开发板的用户手册选）
JTAG以及PLL
zmq5411的专栏
10-27 1036
到底什么是JTAG呢？JTAG(Joint Test Action Group)联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、 TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。JTAG最初是用来对芯片进行测试的，基本原理是在器件内部定义一个TAP（Test Access Port测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试。JT
ZYNQ学习--PL 的LED 点亮实验
伊丽莎白的学习之路
01-27 4746
zynq--PL 的"Hello World"LED 实验 一、创建工程 二、编写代码 三、添加约束 四、代码仿真 五、下载验证 六、信号抓取ILA
zynq Linux 启动之后动态布署PL方法摸索
xiu409的博客
06-08 4899
在使用zynq 运行Linux时，如何在Linux启动之后，再布署PL
Zedboard-Eagle-Library: 面向Zynq的PCB设计资源
以及可编程逻辑（PL），是一个可编程逻辑阵列，用户可以根据需要定制设计。这种独特的集成方法为嵌入式系统设计人员提供了前所未有的设计灵活性。 4. Eagle Library Eagle Library指的是在Eagle软件中创建和管理的...
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值