超高校级影帝-优快云博客

原创 UCIe Spec v3.0 (3)：Die-to-Die Adapter（适配层）

本文介绍了Die-to-Die（D2D）适配层的核心功能与协议栈复用机制。适配层位于协议层与物理层之间，主要承担数据传输可靠性保障、多协议仲裁、链路状态管理和协议协商等职责。

2026-07-14 18:32:16 499

原创 UCIe Spec v3.0 (2)：Protocol Layer（协议层）

UCIe协议层技术解析摘要：本文详细介绍了UCIe（通用芯片互连）协议层的核心技术要点。UCIe通过将协议层与Flit传输格式解耦，支持PCIe、CXL和Streaming等多种协议的映射传输。重点分析了四种协议模式（PCIe Flit/Non-Flit Mode、CXL 68B/256B Flit Mode）的特点、兼容性要求和应用场景，并阐述了协议协商机制。文章还具体说明了不同协议格式下各层的职责划分，包括协议层和适配层（Adapter）的字段填充规则，以及可靠性传输保障措施。

2026-07-01 11:02:24 633

原创 NoC组件之Router微架构解析（九）流水线化的多虚通道Router结构

本文介绍了虚拟通道流水线路由器的设计与优化。首先分析了三级流水基本结构及其在竞争场景下的断流情况（如VC/SA仲裁失败、Credit不足）。随后探讨了三种流水线扩展方案：在RC后插入一级流水可避免控制通路Bubble，但需同步调整数据通路；在VA后插拍虽能提升吞吐，但会导致包间固定延迟；在SA后插拍需调整Credit判断逻辑并增加缓冲深度。最后指出全流水结构需组合不同切割方式，但需权衡主频提升与硬件开销。文中通过时序图详细说明了各种情况下的流水线行为，并强调设计时需考虑目标主频与硬件成本的平衡。

2026-06-15 14:44:30 281

原创 NoC组件之Router微架构解析（八）虚通道分配的延迟优化

摘要：本章探讨了基于虚通道（VC）路由器的高速分配器优化策略，旨在提升主频性能。首先通过限制自由度简化虚通道分配（VA）逻辑，包括拆分多VN结构和消除VA1。其次提出前瞻性VA1（LVA1）设计，将计算提前以减少关键路径延迟，但可能牺牲吞吐量。进一步讨论了三种去除VA2的电路结构，结合串行/并行VA1与开关分配（SA）优化时序。此外，引入投机SA执行机制，通过双SA逻辑降低投机失败率，并探讨输入端口扩展方案以提升并行性。这些方法通过电路结构创新与权衡设计，显著提升路由器性能。

2026-06-15 14:43:04 211

原创 NoC组件之Router微架构解析（七）多虚通道的Router结构

本章系统介绍了基于虚通道(VC)的交换模块与路由器设计。主要内容包括：1) 提出N-to-1多VC基础结构，详述其两级仲裁机制（输入口VC间仲裁和输入口间仲裁）、虚通道分配流程（VA）和输出通道分配（SA）的实现方法；2) 扩展为N-to-N结构，阐述路由计算(RC)、虚通道分配(VA)和交换分配(SA)的具体电路实现，分析不同仲裁策略的优缺点；3) 介绍整合VA+SA的仲裁结构，如Wavefront Allocation方法，通过矩阵形式实现高效仲裁。

2026-06-14 14:17:04 340

原创 NoC组件之Router微架构解析（六）虚通道

本文探讨了虚通道（VC）流控与缓冲优化的关键技术。虚通道通过时分复用或扩展物理通道避免死锁，需复制多份缓冲和信用计数器。优化方案包括：为数据通路添加VC标识，提升效率；采用私有+共享缓冲结构（如每个VC保留少量私有缓冲，其余共享），通过链表管理实现保序，显著提高资源利用率。针对链路延迟，分析了不同流控机制（Valid/Ready与Credit）对缓冲深度的需求，指出Credit流控在硬件开销和吞吐保障上的优势。最小硬件方案仅需N+1寄存器即可支持N个VC，在单VC活跃时实现100%吞吐。

2026-06-14 14:07:46 229

原创 NoC组件之Router微架构解析（五）流水线化的WH路由

本文探讨了流水线优化路由器微架构的方法，以提高主频性能。初始架构在1个周期内完成路由计算（RC）、仲裁（SA）和传输（ST），但关键路径较长。通过在RC和SA后插入流水线寄存器，将任务分解为多级流水，并优化仲裁逻辑以减少气泡（Bubble），最终实现5级全流水架构（LT→BW→RC→SA→ST），提升了流水线利用率至100%。优化方法包括数据路径对齐、仲裁结果复用以及合理寄存中间状态，从而消除数据包间的延迟，显著提高吞吐量。

2026-06-13 18:46:41 356

原创 UCIe Spec v3.0 (1)：Introduction

摘要： UCIe协议专为芯片封装内部Die间互联（D2D）设计，支持PCIe、CXL及自定义协议（Streaming/Raw Format），满足AI加速器、缓存一致性等场景需求。其分层架构包含协议层、D2D Adapter（负责CRC校验、链路管理）和物理层（含Sideband控制面与Mainband数据面）。物理层支持2D/2.5D/3D封装，提供冗余修复（先进封装）和带宽降级（标准封装）能力。UCIe通过RDI/FDI接口实现模块化集成，并可扩展至跨芯片互联（需Retimer）。

2026-06-13 18:41:28 1401

原创 NoC组件之Router微架构解析（四）仲裁

本文介绍了仲裁逻辑的基本模型与常见算法。仲裁模块通过输入请求（Request）和优先级状态寄存器生成One-Hot编码的输出授权（Grant），支持每个周期连续仲裁。固定优先级算法通过位运算（如补码与操作或二叉树查找）实现逐级优先级判定。轮询（Round-Robin）算法动态调整优先级，确保公平性。此外，利用二维优先级矩阵可实现更复杂的仲裁策略，如LRU（最近最少使用）、MRU（最近最多使用）及混合算法（如FCFS+LRU），通过矩阵更新策略动态调整各请求优先级。不同算法适用于不同场景，平衡效率与公平性。

2026-06-12 08:12:11 387

原创 NoC组件之Router微架构解析（三）基本Router结构

本文讨论了交换模块与路由器的设计技术。主要内容包括：1) N-to-1访问需多队列或虚通道支持分组交织；2) 分层树形仲裁结构可提升仲裁效率；3) N-to-N交换结构通过端口锁定机制实现多输出并行；4) 单FIFO输入存在头阻塞问题，理论分析表明输出口吞吐上限约58%；5) 比较了源路由与分布式路由的实现方式；6) 提出前移路由计算（Lookahead RC）优化时序的方法；7) 树形仲裁结构可降低复杂度至O(log N)并支持路由定制。文章通过架构分析与数学推导，系统阐述了交换结构的关键设计考量。

2026-06-12 08:10:00 235

原创 NoC组件之Router微架构解析（二）流控、Buffer

本文讨论了链路级流控与缓冲机制的设计要点。首先介绍信用流控（Credit-Based Flow Control）的基本原理，分析接收缓冲区（RxFIFO）深度与延迟（Lf+Lb）的关系，指出最小深度需满足吸收过冲的需求，但会导致吞吐率受限至50%。通过增加缓冲区深度可提升吞吐率，当深度达到2(Lf+Lb)时实现100%吞吐。此外，探讨了寄存器切片（Register Slice）优化时序的方法，以及不同信用数量对吞吐率的影响（Throughput=Credit_Num/(Lf+Lb)）。

2026-06-11 22:35:30 522

原创 NoC组件之Router微架构解析（一）Introduction

本文介绍了片上网络（NoC）设计的基本概念。芯片上层导线电阻更小、走线更长但分布稀疏，底层适合局部传输。2.5D/3D封装通过TSV实现芯片堆叠，提高了集成度但面临散热等挑战。NoC通过标准接口连接IP核，采用空间/时间隔离避免死锁，支持多设备并行事务处理，路由器负责解决竞争和路由选择。协议分层设计简化了网络功能，实现各层解耦。文中以CPU读取RAM为例，说明了NoC数据传输的具体流程。

2026-06-11 22:25:19 403

xxandwsy的博客