xiaozhujulia的专栏

随着半导体工艺尺寸不断缩小，IC设计的规模越来越大，高度复杂的IC产品正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。一方面随着半导体工艺尺寸的缩小，嵌入式存储器可能存在的缺陷类型越来越多；另一方面，随着IC产品的复杂度的提高，ROM、RAM、EEPROM在IC产品中的比重越来越大。 嵌入式存储器的可测试设计技术包括直接测试、用嵌入式CPU进行测试和内建自测试技术(

DFT是design for test的缩写，意为可测性设计。从广义上讲DFT包含两个范畴：一个是设计范畴，一个是测试模式生成（ATPG）范畴。设计范畴的DFT设计技术常用的有两种：扫描设计和内建自测试（BIST）。扫描设计就是将普通的触发器替换为具有扫描功能的扫描触发器并将它们连接起来形成扫描链。这就是通常意义上的测试综合。BIST则要求片上生成测试模式和进行测试响应分析，synopsys的

1.IC Specification 订定规格： 订定IC的规格，工作电压、电流，采用的制程等，并于架构设计时就必须考虑其未来测试问题。 2.IC Design IC设计： 依据所订的的规格来设计，于逻辑设计与线路计设时，须考虑可测试性设计及实际产生其测试图样，供IC制作完成后之测试用。 3.IC Layout IC布局： 将设计完成的电路，依据制造IC所需光罩的设计规则，完成实体布局。

上拉电阻下拉电阻的总结   上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路