DCDC电路中的负载问题

本文所需的实验条件:5V降3.3V的DCDC降压电路,滑动变阻器RL,示波器,万用表,5V直流电源。测试描述:本文所涉及到的测试参数存在误差,电压值误差为±0.05V,电阻值误差为±2Ω,误差不是问题,但让人能够理解的大致方向是对的。首先来了解几个词汇:

(1)负载:指连接在电路中的电源两端的电子器件。

(2)负载率:指的是实际负荷量与额定负荷量的比值,一般用百分数表示。

(3)空载:电源电路带载能力中的一种情况,指电路中的电源没接任何器件。

(4)轻载:电源电路带载能力中的一种情况,指在电路的负载范围内,负载率在30%以下(这个没有严格定义,有些认为是15%,有些认为是50%)。关于轻载就是负载电阻大,这个在有些情况下是不一定的,如在恒流源的负载中,电阻小负载才轻;在恒压源的负载中,电阻大时负载轻。(本文是以恒压源为例)

(5)重载:电源电路带载能力中的一种情况,指在电路的负载范围内,负载率在80%以上有些认为是85%)。

(6)满载:电源电路带载能力中的一种情况,指在电路的负载范围内,负载率达到了100%。(可以认为是负载为0欧时的情况)

(7)适载:本文新增,自定义在轻载和重载之间,可以认为是负载效果最好的一种。

(8)上升沿和下降沿:认识下波形中的“上升沿”和“下降沿”是指的哪部分(如下图)

本文是以下图的DCDC降压电路为例,可以看作是恒压源。电路中以滑动变阻器为负载RL,用示波器测量电路中LX处的开关频率,当改变RL后再看LX处开关频率波形的变化。

下面开始实验:1、这是空载时LX处的测量波形(即负载RL不接时):

该图说明了当不接负载RL时也不是完全的空载,因为从电路中看还有R430、R431和C283、C284这些器件构成了电源本身的负载,所以会出现如图波形。2、这是接入负载RL且阻值为0欧时LX处的测量波形:

测得电源输出:3.3V/1.6A,P=UI=3.3*1.6=5.28W,此输出可以看作满载输出。图中下降沿这边已缺失很多了,说明负载很重,电压拉不上来。3、这是接入负载RL且阻值为2欧时LX处的测量波形:

测得电源输出:3.3V/2Ω/1.4A,P=UI=3.3*1.4=4.62W,负载率为(4.62/满载时输出功率)*100%=87.5%,此输出可以看作重载输出。随着负载阻值的降低,这里的下降沿也逐渐在塌陷。4、这是接入负载RL且阻值为5欧时LX处的测量波形:

随着负载阻值的降低,图中下降沿部分开始变化。 5、这是接入负载RL且阻值为6欧时LX处的测量波形:

测得电源输出:3.3V/6Ω/0.587A,P=UI=3.3*0.587=1.9371W,负载率为(1.9371/满载时输出功率)*100%=36.6875%,大于30%,此输出可以看作适载输出。6、这是接入负载RL且阻值为47欧时LX处的测量波形:

随着负载阻值的增加,如图中上升沿部分底端凹陷变宽,预示了上升沿将开始塌陷。7、这是接入负载RL且阻值为53欧时LX处的测量波形:

随着负载阻值的增加,如图中上升沿部分逐渐塌陷。8、这是接入负载RL且阻值为76欧时LX处的测量波形:

随着负载阻值的增加,如图中上升沿部分塌陷越来越厉害。9、这是接入负载RL且阻值为96欧时LX处的测量波形:

测得电源输出:3.3V/96Ω/0.034A,P=UI=3.3*0.034=0.1122W,负载率为(0.1122/满载时输出功率)*100%=2.125%,小于30%,此输出可以看作轻载输出。10、这是接入负载RL且阻值为100欧时LX处的测量波形:

11、这是接入负载RL且阻值为300欧时LX处的测量波形:

随着负载阻值的增加,如图中上升沿部分塌陷越来越厉害,说明负载输出越来越轻。12、这是接入负载RL且阻值为437欧时LX处的测量波形:

此图为动态时的拍照图

此图为动态中抓取的单个图

测得电源输出:3.3V/437Ω/0.007A,P=UI=3.3*0.007=0.0231W,负载率为(0.0231/满载时输出功率)*100%=0.4375%,小于30%,此输出可以看作轻载输出,轻到一定程度波形跳动很大。结论:DCDC降压电路中负载的变化影响到了开关频率的变化,负载变轻时在开关频率波形的上升沿这边变化可以反映出来,当负载变重时在开关频率波形的下降沿这边变化可以反映出来。,DCDC电路的开关频率在EMC测试时需要注意到其辐射性。

https://m.toutiaocdn.com/i6849254836983038468/?app=news_article&timestamp=1594741051&use_new_style=1&req_id=20200714233731010130036138401F35F5&group_id=6849254836983038468

### DCDC 转换器负载端缓冲电路的设计原理 在开关模式电源(SMPS)设计中,缓冲电路(Snubber Circuit)被广泛应用于负载端或功率开关器件附近,以抑制由于高频开关引起的电压尖峰和振荡。这些电压尖峰主要由寄生电感和快速电流变化(di/dt)引起,可能对功率器件造成损害并增加电磁干扰(EMI)[^1]。 缓冲电路通常由一个电阻和一个电容串联组成,有时还会加入一个二极管以构成有源钳位结构。其主要作用是吸收由于寄生电感引起的能量尖峰,从而减小电压过冲和振荡。具体来说,电容用于吸收突变的电流能量,而电阻则用于耗散这部分能量,防止其在电路中反复震荡[^2]。 在Buck转换器中,负载端缓冲电路的设计需要权衡多个因素。例如,Csnub(缓冲电容)越大,虽然可以更有效地抑制电压尖峰,但同时也会增加开关损耗,导致效率下降。因此,设计时需要根据具体的应用场景、开关频率、负载电流以及功率器件的耐压能力来选择合适的Rsnub和Csnub参数。 ### 缓冲电路的应用方案 1. **RC 缓冲电路(无源缓冲)** 最常见的缓冲结构是RC缓冲电路,通常连接在功率MOSFET的漏极和源极之间,或者Buck电路的LX节点与地之间。该结构可以有效抑制高频振荡,降低EMI[^1]。 设计时,Csnub的选择通常基于寄生电感和开关频率,一般在几十到几百皮法之间。Rsnub则根据Csnub的值和预期的能量耗散能力进行匹配,通常在几十到几百欧姆之间。 2. **RCD 缓冲电路(有源钳位)** 在更高性能需求的应用中,可以采用RCD缓冲结构。该结构在RC基础上加入一个二极管,使得能量可以在特定路径中流动,从而减少电阻上的能量损耗,提高效率。这种结构适用于高频率和高功率密度的设计场景。 3. **RC缓冲电路与PCB布局优化结合** 在PCB布局中,应尽量减小功率回路的面积,以降低寄生电感的影响。此外,缓冲电路应尽可能靠近功率器件放置,以确保其在高频开关时能有效吸收能量尖峰。 4. **多级缓冲结构** 在某些极端应用中,例如高输入电压、高开关频率或高负载电流条件下,可能需要采用多级缓冲结构,例如在主功率路径和负载端分别设置缓冲电路,以实现更全面的保护和EMI抑制。 ### 缓冲电路设计示例 以下是一个典型的RC缓冲电路设计示例,适用于Buck转换器的LX节点: ```c // 假设寄生电感 Lp = 20nH,开关频率 fsw = 600kHz // 初选 Csnub = 100pF double Csnub = 100e-12; // 100pF double Rsnub = sqrt(Lp / Csnub); // 阻尼匹配公式 ``` 通过上述公式计算得到的Rsnub值可作为初始设计参考,实际应用中还需通过实验进行优化,以达到最佳的EMI抑制效果和效率平衡。 --- ###
评论 2
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值