xiaohongmaona的博客

原创 addfiller innovus cmd

如果加filler时间比较久可以试一下如下命令。

原创 innovus出gds常用命令

定义invs出gds的map file。1 定义需要merge的gds的路径。使用下面的proc出gds。

原创 calibre 对gds进行镜像操作

#123000 0 1 180 1 分别代表 导入的x y 坐标/是否mirrorx/旋转角度/放大倍率。###top_my cell 调用导入的需要处理的gds的top cell。###新建的layout里面创建一个名字叫top_my的cell。###新建的layout里面导入要做镜像处理的layout文件。###新建一个layout。

原创 innovus自动绕RDL线

以上命令通过选中bump 对选中的bump进行绕线 top和bottom layer 都定义为LB。我们可以使用innovus自带的绕RDL线的工具去进行一个初始绕线。2 使用fcroute命令进行绕线 （示例）1 assign bump(示例)在做bump IO及RDL规划时。层，可根据实际情况进行修改。

原创 文本实现两列数据互换

使用awk 进行列替换。

原创 innovus 报open short 命令

协助清理lvs 问题。

原创 GDS信息抓取命令

1 抓GDS 的topcell。3 GDS里都用到哪些layer。2 GDS的precision。4 格式GDS 还是OASIS。

原创 calibre report 按照 hierarchy报

注意要加在svrf格式的文件里。

原创 calibre 命令查看gds 格式

calibredrv -a layout peek xx.gds -format

原创 calibre 命令change gds 格式

calibredrv -a layout filemerge -in xx.oas -out xx.gdscalibredrv -a layout filemerge -in xx.gds -oasisout xx.oas

原创 calibre 生成网页版报告

如上图所示，打开DRC db之后 Tools——Create HTML Report——选择报告生成路径。

原创 innovus merge cell 不成功问题

cell lef里 MACRO 和FOREIGN 名字不一致。试只单独merge一个gds 也不成功。检查发现是lef问题。

原创 innovus显示gui 界面操作命令

设置--design--command，log，and screen。

原创 calibre filemerge 和move cell命令

模板 filemerge和move cell。模板 filemerge。

原创 lvs debug（setting）

standcell net对不上 update rule setting/case_sensitivity 设为true。standcell 的cdl中没有VNW VPW pin /stdcell 中gds有VNW VPW label。所以innovus中VNW/VPW不做global connect。lvs就可以过了（smic40）在top的网表中加上如下设置。VNW/VPW对不上。

原创 EditPowerVia 打不上孔问题

如图示 同向wire之间editPowerVia有时会打不上孔。把这个setting关掉 就可以正常打孔。需要修改如下setting。

原创 DRC debug大量via问题

发现flow里面routeWithViaInPin setting被false掉了 update setting。上图V1和右边M1有space问题 而且整个DRC结果看到大量V1导致的drc。后面debug发现是finnovus flow setting问题。后重新绕线 via相关drc就没有了。

原创 INVS add filler 问题

有些工艺没有1倍site的filler，如果physical cell或standcell之间留了1倍site space就加不上filler。add physical cell时有些channel 太窄。中间0.084的距离加不上filler。可以用如下命令加blockage。STD cell处理方法。2 为两倍site宽度。

原创 Innovus 脚本整理 02（cut inst下方layer）

2 抓和net 有overlap的inst 并抓出inst box。3 对抓到的box左右扩大30 把要处理的线剪断并选中删除。步骤 1 抓到要处理的net 的box。

原创 Innovus 脚本整理 01（add regular inst proc）

add_regular_inst cell类型 起始点x坐标 起始点y坐标 x方向间距 y方向间距 命名关键字。proc 存在的问题 （坐标和间距只能为整数 proc中的incr只能对整数做处理）后面调整之后的proc可对非整数处理。

原创 LVS：关于大小写问题

然后去innovus里面抓两个drive cell的输出net，发现两根net只有大小写不同。通过debug source端电路图发现两个drive cell连接到了一起。正常来说，design中不会出现这种情况，后续debug发现是综合带进来的。此时通过在lvs rule里把区分大小写的开关打开，lvs才能过。一般默认设置是不打开的，但是在下面case中出现了以下lvs错误。可以试一下综合加如下设置是否能解决。

原创 LVS技巧：打text

在前期跑lvs时，一般错误会比较多，个人一般会采用打m1text的方式，能更精准的定位到有问题的cell。输出完成后，在lvs rule中把text加进去。

原创 lvs 记录：快速找不含device的cell

可以看到，Layout部分为0， 而Source部分不为0的cell，对应的就是Souce中存在，而Layout中不存在的lib cell。我们就可以把这些cell添加到excludelist中。在innovus中写出pr的网表时，通常要加excludelist，那么如何准确快速的抓出这些不含device的cell list 呢？

原创 redhawk相关文件

通常 APL文件一般由FAB 提供，不用自己生成，MEM一般在Memory Compiler生成mem时一并生成AVM文件（相当于Cell的APL文件）。1. pwcdev （piece wise cap）：对于本征电容值包含固有的分段线性电压关系，以及库中每个单元的 ESR 和漏电流，一般用不到。3 current 对于库中的每个cell包含一组适用于所有翻转条件的电流配置文件。值，以及 ESR 和漏电流文件) aplreader 打开。2. cdev (对于库中的每个cell包含固有的。

原创 STD cell中的沟道长度

在数字后端的STD cell库上。当沟道长度L相同时，不同的沟道宽度会造成cell的不同高度，我们通常说的7 Track, 9 Track即是代表不同的沟道宽度，沟道宽度越大，速度也越快，功耗也越大。当沟道宽度W相同时，不同的沟道长度L也会造成cell的速度不同，我们通常看到的cell名字里的C30，C35就是代表不同的沟道长度。L越小，速度也越快，功耗也大。是由于外加电场引起的沿长度方向的导电层。沟道宽长比越大，MOS管的 饱和电流(Idsat)就越大，性能就越好。代表着沟道宽度W与沟道长度L的比例。

原创 calibre 改cell name

新的gds里的cell name会加上设置的变量名字。

原创 Innovus 修hold跑不下去

在跑postroute 的脚本里加如下设置。工具版本和bug问题。

原创 Calibre LVL 命令

对比IP gds和final gds时经常会用到。

原创 ptpx 跑power读fsdb版本问题

fsdb版本太高 pt读不进去。

原创 linux 变量设置

setenv是TSCH中的命令。BASH不适用，BASH中的相应命令是export。setenv 是TSCH中用于查询或显示环境变量的命令。setenv [变量名] [变量值]

原创 Gvim常用处理命令

原创 新手redhawk简单整理

原创 新手简单innovus命令

原创 新手简单ICC命令

原创 PTPX 根据vcd文件 report power

scripts里面用到的脚本。

原创 top cts前读入block latency

去block db 长tree主corner下找到latency.sdc文件 并进行处理。1 用下图命令提取block latency 在top长tree前读入。把处理之后的latency脚本设置到top 长tree之前。2 第一种方式提取不出来。

原创 综合hierarchy跑吃内部block db 流程 ——pt提取lib后lc_shell lib2db

lc_shell 打开软件。

原创 INNOVUS floorplan densiny

如图utilization设置为百分之55。

原创 Redhawk_sc 生成CTM之后report power命令

参考脚本如上图结果示例。

原创 Calibredrv lvs结果查看不显示电路图

calibredrv 参考设置。