makefile入门-优快云博客

本文链接：https://blog.youkuaiyun.com/xiaofeilongyu/article/details/139525585

Makefile 是一个用于描述文件编译、链接等构建步骤的脚本文件，它通过一系列规则来控制编译流程。一个基本的 Makefile 规则结构包含以下几个部分：

目标（Target）: 目标是Makefile想要生成的文件名，或者是你想要执行的动作的名称。目标放在一行的开始，后面跟着一个冒号（:）。
依赖（Prerequisites）: 冒号后面紧跟着的是依赖文件列表，这些是生成目标所需要的输入文件或条件。多个依赖项之间用空格分隔。
命令（Commands）: 每个规则下可以有一系列以TAB字符开头的命令行，这些命令描述了如何从依赖生成目标。当Make发现目标比依赖项新时，或者依赖项不存在时，它就会执行这些命令。

一个简单的Makefile规则示例：

Make

hello: main.o func.o2	
	gcc main.o func.o -o hello
main.o: main.c
	gcc -c main.c -o main.o

func.o: func.c
	gcc -c func.c -o func.o

在这个例子中，我们有三个规则：

第一个规则的目标是 hello，依赖于 main.o 和 func.o。命令是使用GCC将两个对象文件链接成可执行文件 hello。
接下来的两个规则分别定义了如何从 .c 文件编译生成 .o 文件（目标对象文件），它们各自有自己的依赖和命令。

.PHONY: clean
# 获取当前目录下所有的.cpp文件
SRCS = $(wildcard *.cpp)
# 定义编译器
CXX = g++
# 定义编译参数
CXXFLAGS = -Wall -g -o2
# 将所有的SECS中的.cpp文件替换为.o文件，保存在OBJS中
#OBJS = $(SRCS:.cpp=.o)
OBJS = $(patsubst %.cpp, %.o, $(SRCS));
EXEC = test
# 第三方库头文件路径
HEADER_PATH = -I ./include/
# 第三方库路径
LIB_PATH = -L ./lib/
$(warning LIB_PATH)
# 库名称
LIBS = -lpthread
$(EXEC): $(OBJS)
#	$(CXX) $(CXXFLAGS) -o $@  $^ $(LIB_PATH) $(LIBS)
	$(CXX) $(CXXFLAGS) -o $(EXEC) $(OBJS)

%.o: %.cpp
	$(CXX) $(CXXFLAGS) -o $@ -c $^ $(HEADER_PATH)

clean:
	@echo "Cleaning..."
	rm $(EXEC) $(OBJS)

其他重要概念和指令:

变量: Makefile 使用变量来简化和通用化规则，如 CC = gcc 可以定义编译器。
通配符和模式规则: 如 %.o: %.c 是一个模式规则，表示所有的 .c 文件都可以通过同一种方式编译成 .o 文件。
phony目标: 用于定义那些并非真实文件的目标，如 clean，通常用于清理构建过程中产生的中间文件或目标文件。
自动变量: 如 $< 表示第一个依赖文件，$@ 表示目标文件，$^表示规则中所有的先决条件，这些可以在命令行中使用以增加规则的通用性,
include指令: 允许在Makefile中包含其他Makefile，便于模块化和复用。
wildcard 是通配符函数，用于获取当前文件路径下所有对应的文件形式是$(wildcard , pattern)
patsubst 是字符串替换函数，形式是$(patsubst, pattern, replacement, text)，将text中所有的pattern替换为replacement