FOC_ESC_V3晶振问题

首先感谢广辉！！！

1.没有晶振可以用另一个板子引入8M晶振 ，即用外部时钟源(HSE旁路)

在这个模式里，必须提供外部时钟。它的频率最高可达25MHz。（和广辉试了28M，也能用）用户可通过设置在时钟控制寄
存器中的HSEBYP和HSEON位来选择这一模式。外部时钟信号(50%占空比的方波、正弦波或
三角波)必须连到SOC_IN引脚，同时保证OSC_OUT引脚悬空。

2.
由于103的8M HSI RC 晶振先进行了2分频，所以最大只能达到64M。

在HSE外面没晶振的情况下达不到72M。可以通过MCO口将HSI 8M频率输出，再拉回OSC_IN，来给HSE提供时钟，这样就避免了2分频了，就可以8*9达到72M了。

3.
8M外部晶振出来是正弦波，通过这个4-16 MHz HSEOSC后就好像变成方波了（通过MCO输出HSE来观察）；
再经过PLL，PLL倍频的系数越大，SYSCLK（通过MCO输出SYSCLK来观察）就越接近正弦。感觉PLL系数增大的过程，在滤除HSE这个PLL输入的高频分量，就后就留下基频了。

4.内部RC晶振只要通电就一直在振