数电课程设计——课设一：加减计数器

为了帮助大家更好学习FPGA硬件语言，创立此资源

包含文件有：实验报告、仿真文件，资料很全，有问题可以私信

 一、实验内容

1、利用QuartusII和Modelsim实现100进制可逆计数器编码显示实验。

二、实验步骤

（1）安装软件

    事先安装好QuartusII和Modelsim两个软件。

（2）创建工程

（3）编写代码

编写的.v顶层文件，具体代码私聊获取

三、实验结果

从结果中可以看出加法器加到99之后下一次清零，减法器类似。