ARM Cortex-M4和Cortex-M0+中断优先级及嵌套抢占问题

最新推荐文章于 2025-01-12 06:44:15 发布
最新推荐文章于 2025-01-12 06:44:15 发布
阅读量686 收藏
点赞数
CC 4.0 BY-SA版权
分类专栏： rtos
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/wowocpp/article/details/84320202
本文详细解读了 Cortex-M0 处理器的技术参考手册，涵盖了处理器架构、指令集、系统特性等核心内容，为嵌入式开发者提供深入理解与应用指导。
ARM 之六 Cortex-M 内核中断/异常系统、中断优先级/嵌套 详解
技术干货
12-16 1万+
问题 最近在使用STM32F3芯片的时候，遇到这样一个问题：如果外部中断来的频率足够快，上一个中断没有处理完成，新来的中断如何处理？ 在调试时，发现有中断有 挂起、激活、失能等状态，考虑这些状态都是干啥用的呢！他们是Cortex-M核所共有的，因此这里不针对与具体用的STM32 MCU，直接上升到 Cortex-M内核来了解一下！ 简介   中断（也称为“异常”）是微控制器一个很常见的特性。中断一......
Microchip 系列：SAM D 系列 (基于 ARM Cortex-M0+)_7.中断与异常处理
2401_87715305的博客
01-24 804
中断是嵌入式系统中非常重要的机制，用于处理外部事件或内部异常，以确保系统的实时响应和高效运行。在 Microchip 的 SAM D 系列单片机中，基于 ARM Cortex-M0+ 内核的中断系统非常灵活且强大。中断系统允许 CPU 在执行当前任务时暂停，处理中断请求，然后返回继续执行原任务。
ARM Cortex-M0内核动态切换中断优先级
Lxwang233的博客
09-25 1265
ARM Cortex-M0内核动态切换中断优先级 STM32F0使用整个字传输时，可以动态切换中断优先级。 ARM Cortex-M0权威指南第9章节，9.4 中断优先级部分描述如下： 中断优先级寄存器的编程应该在中断使能之前，其通常是在程序开始时完成的。应该避免在中断使能之后改变中断优先级，因为这种情况的结果在ARMv6-M系统结构是不可预知的，并且不被Cortex-M0处理器支持。Cortex...
MCU_ARM-CORTEX-M0中断优先级设置及NVIC_SetPriority解读
热门推荐
tanmx219的博客
12-02 1万+
参考资料 参考：《Cortex-M0+ Devices Generic User Guide》 http://www.keil.com/dd/docs/datashts/arm/cortex_m0p/r0p0/dui0662a_cortex_m0p_r0p0_dgug.pdf http://infocenter.arm.com/help/topic/com.arm.doc.dui0497a/...
M0+/M4中断优先级设置问题（Tips about the interrupt priority of M0+/M4）
vigour1000的专栏
03-27 3758
在我们嵌入式工程应用中，中断作为最常用的异步手段是必不可少的，而且在一个应用程序中，一个中断往往是不够用的，多个中断混合使用甚至多级中断嵌套也经常会使用到，而这样就涉及到一个中断优先级的问题。         以我们最熟悉的Cortex-M系列为例，我们知道ARM从Cortex-M系列开始引入了NVIC的概念（Nested Vectors Interrupts Controller），即嵌套
浅谈ARM Cortex-M0/M0+ 中的中断抢占问题
07-25
Cortex-M0/M0+, M3/M4 中的中断控制器英文名叫做NVIC，Nested Vectored Interrupt Controller，翻译过来就是嵌套向量中断控制器，所谓中断嵌套是指当正在执行一个中断服务程序时，这时如果来了优先级更高的中断，新...
分解ARM Cortex-M系列优先级设置问题
07-13
ARM Cortex-M系列微控制器，尤其是Cortex-M0+和Cortex-M4，是当今嵌入式领域广泛应用的处理器，它们具备精简而强大的中断管理功能。而嵌套向量中断控制器（NVIC）便是这一系列微控制器中断管理的核心。 首先，让...
《ARM Cortex-M3与Cortex-M4权威指南》 第3章 技术综述
qq_40844444的博客
01-12 933
例如，在处理外部中断时，通过配置NVIC寄存器使能相应中断线，并设置优先级，当外部中断引脚触发时，处理器进入中断处理流程。存储器映射固定，不同区域有特定用途，例如向量表位于存储器的起始地址，中断向量存储在此处，当发生中断时，处理器根据向量表中的地址跳转到相应的中断服务程序。Cortex - M3和Cortex - M4属于ARM Cortex - M系列处理器，专为深度嵌入式应用设计，具有高性能、低功耗和高代码密度的特点，适用于对成本敏感且对实时响应有要求的场景，如工业控制、智能家居、可穿戴设备等。
《ARM Cortex-M3与Cortex-M4权威指南》
qq_40844444的博客
01-12 1629
1.1 什么是ARM Cortex-M处理器1.1.1 Cortex-M3和Cortex-M4处理器1.1.2 Cortex-M处理器家族1.1.3 处理器和微控制器的区别1.1.4 ARM和微控制器供应商1.1.5 选择Cortex-M3和Cortex-M4微控制器1.2 Cortex-M处理器的优势1.2.1 低功耗1.2.2 性能1.2.3 能耗效率1.2.4 代码密度1.2.5 中断1.2.6 易于使用1.2.7 可扩展性1.2.8 调试特性。
Cortex-M0/M0+屏蔽优先级低于BASEPRI设定的中断
zoomdy's blog
02-12 2892
Cortex-M3/M4/M7有BASEPRI特殊功能寄存器可以屏蔽优先级低于BASEPRI设定值的中断，但Cortex-M0/M0+没有BASEPRI寄存器，不过仍然可以实现相识的功能。 mingdu.zheng at gmail dot com http://blog.youkuaiyun.com/zoomdy/article/details/79316998 实现方法 虽然Cortex-M0...
一图理解M0不同优先级中断及Pendsv切换
uunubt的专栏
09-18 814
Cortex-M0中断控制和系统控制
Sisyphus415的博客
02-16 4146
中断控制和系统控制
Cortex-M 内核中断/异常系统、中断优先级/嵌套 详解
李肖遥的专栏
01-13 1423
关注、星标公众号，直达精彩内容整理：技术让梦想更伟大 | 李肖遥链接：https://itexp.blog.youkuaiyun.com/article/details/85029696问题最近在使用 STM32F3 芯片的时候，遇到这样一个问题：如果外部中断来的频率足够快，上一个中断没有处理完成，新来的中断如何处理？在调试时，发现有中断有 挂起、激活、失能等状态，考虑这些状态都是干啥用的呢！他们是...
Cortex-M0异常和中断
Sisyphus415的博客
02-15 2683
异常和中断
ARM-ContexM3/4组优先级和子优先级抢占规则
weixin_34224941的博客
12-01 542
多个中断源在它们的抢占式优先级相同的情况下，子优先级不论是否相同，如果某个中断已经在服务当中，则其它中断源都不能打断它；只有抢占式优先级高的中断才可以打断其它抢占式优先级低的中断。 就是说， 组优先级不同的时候高优先级可以抢占低优先级进程。 组优先级相同的时候，子优先级不能抢占。...
Cotex-M0中断及与Cotex-M3的对比
baidu_37035523的博客
03-08 6902
注：本文内容主要参考cortex-M0 权威指南。 Cotex-M0处理器内置了中断控制器，并且最多支持32个中断请求（IRQ）输入，以及1 个不可屏蔽中断(NMI)输入。另外Cotex-M0处理器还支持多个内部异常。而 Cortex -M3中的 NVIC 支持最多240个中断请求（IRQ）、1 个不可屏蔽中断(NMI)多个系统异常。 Cortex -M0的每个中断都有一个单独的中断编号， NMI 的编号为2，而片上外设和外部中断的则为16-47。1-15的其他编号，用于处理器内部的系统异常。有些中断的优先
请详细讲解一下ARM cortexM4的中断优先级机制。
weixin_42584586的博客
02-09 1125
ARM Cortex M4的中断优先级机制是一种硬件机制，允许系统设计人员控制中断处理的优先级，以便更有效地处理各种不同类型的中断。它使用一个8位优先级值来表示中断的优先级，其中最高优先级为0，最低优先级为7。优先级越低，优先级越高。当多个中断事件发生时，系统将根据它们的优先级值来决定哪个中断先被处理。 ...
Cortex-M0 NVIC
最新发布
08-21
<think>我们正在处理关于Cortex-M0 NVIC配置和使用的问题。根据引用[1]，Cortex-M0对应的CPUID Part No是0xC20。NVIC是ARM Cortex-M系列处理器中用于管理中断的关键组件，它允许嵌套中断和优先级管理。 由于Cortex-M0是入门级内核，其NVIC功能相对简化。以下将分步骤说明NVIC的配置和使用： ### 1. NVIC基本特性 - 支持最多32个外部中断（IRQ）和1个不可屏蔽中断（NMI） - 每个中断可配置优先级，但优先级位数较少（通常为2位，即4个优先级） - 支持中断嵌套：高优先级中断可以打断低优先级中断 - 自动保存和恢复现场，减少中断延迟 ### 2. NVIC寄存器简介 关键寄存器组（地址范围：0xE000E100-0xE000E4FF）： - `ISER`（中断使能寄存器）：使能中断 - `ICER`（中断清除寄存器）：禁用中断 - `ISPR`（中断挂起寄存器）：手动挂起中断 - `ICPR`（中断解挂寄存器）：清除挂起状态 - `IPR0`-`IPR7`（中断优先级寄存器）：每个中断占8位，但Cortex-M0通常只使用高2位（[7:6]） ### 3. NVIC配置步骤 以配置UART中断为例： #### 步骤1：设置中断向量表 向量表通常位于Flash起始位置（0x00000000），需包含所有中断服务函数的地址。 #### 步骤2：配置外设本身的中断 使能UART的中断源（如接收中断、发送中断等），这通常在UART相关寄存器中设置。 #### 步骤3：配置NVIC ```c // 使能UART中断（假设UART中断号为IRQ6） NVIC_EnableIRQ(UART_IRQn); // 等同于设置ISER寄存器 // 设置中断优先级（可选） NVIC_SetPriority(UART_IRQn, 2); // 优先级设为2（0为最高，3为最低） ``` #### 步骤4：编写中断服务函数 ```c void UART_IRQHandler(void) { // 检查并处理中断标志 // 清除中断标志 } ``` ### 4. 优先级分组 Cortex-M0的NVIC优先级配置相对简化，不支持优先级分组（如Cortex-M3/M4中的抢占优先级和子优先级）。所有优先级都是抢占式的，数值越小优先级越高。引用[3]中提到的优先级分组（`NVIC_PriorityGroupConfig`）在Cortex-M0中不可用。 ### 5. 中断嵌套机制 - 当高优先级中断发生时，自动打断当前低优先级中断 - 处理器自动保存当前上下文（寄存器） - 高优先级中断处理完毕，返回低优先级中断继续执行 ### 6. 特殊中断 - **NMI（不可屏蔽中断）**：优先级固定为-2（最高），不可禁止 - **HardFault**：优先级固定为-1，处理严重错误 ### 7. 注意事项 - 默认情况下所有中断被禁止，需手动使能 - 中断处理函数中必须清除外设中断标志，否则会反复触发 - 避免在中断服务函数中进行耗时操作 ### 示例代码 ```c #include "stm32f0xx.h" // 假设使用STM32F0系列（基于Cortex-M0） void UART_Init(void) { // 初始化UART... USART1->CR1 |= USART_CR1_RXNEIE; // 使能UART接收中断 NVIC_SetPriority(USART1_IRQn, 1); // 设置优先级为1 NVIC_EnableIRQ(USART1_IRQn); // 使能NVIC中的UART中断 } // 中断服务函数 void USART1_IRQHandler(void) { if(USART1->ISR & USART_ISR_RXNE) { uint8_t data = USART1->RDR; // 读取数据 // 处理数据... } } ``` ### 总结 Cortex-M0的NVIC提供了基础但高效的中断管理能力，适用于资源受限的嵌入式场景。配置时需注意： 1. 正确使能外设中断和NVIC中断通道 2. 合理设置中断优先级（若需要） 3. 在中断服务函数中及时清除标志位 通过合理使用NVIC，可以构建响应迅速且可靠的中断驱动系统。 §§相关问题§§ 1. Cortex-M0和Cortex-M3在NVIC功能上有哪些主要区别？ 2. 如何在Cortex-M0中实现中断嵌套？ 3. Cortex-M0处理中断的典型延迟是多少？ 4. 如何调试Cortex-M0的中断相关问题？</think>### Cortex-M0 NVIC 配置与使用详解 Cortex-M0 的 NVIC（嵌套向量中断控制器）是管理中断的核心组件，支持最多 32 个外部中断（IRQ）和 1 个不可屏蔽中断（NMI）。以下是关键配置步骤和使用方法： #### 一、NVIC 核心特性 1. **优先级管理**：支持 2-4 位优先级（具体由芯片实现决定），数值越小优先级越高 2. **中断嵌套**：高优先级中断可抢占低优先级中断 3. **向量中断**：通过中断号（IRQn）自动跳转到对应服务函数 4. **低延迟**：硬件自动保存/恢复上下文，响应时间仅需 12 周期 #### 二、基础配置流程 1. **中断使能**（需操作两个寄存器） ```c // 使能外设自身中断 (如UART) USART->CR1 |= USART_CR1_RXNEIE; // 使能NVIC通道 NVIC_EnableIRQ(USART1_IRQn); // 对应IRQ号查阅芯片手册 ``` 2. **优先级设置**（Cortex-M0 仅支持单级优先级） ```c // 设置优先级 (范围0-3, 0为最高) NVIC_SetPriority(USART1_IRQn, 2); ``` 3. **中断服务函数**（函数名必须与向量表一致） ```c void USART1_IRQHandler(void) { if(USART1->ISR & USART_ISR_RXNE) { uint8_t data = USART1->RDR; // 读取数据 // 处理逻辑... } // 无需手动清除NVIC挂起位 } ``` #### 三、关键寄存器详解 | 寄存器组 | 功能描述 | 地址偏移 | |----------------|----------------------------|----------| | ISER[0] | 中断使能寄存器 | 0xE000E100 | | ICER[0] | 中断清除寄存器 | 0xE000E180 | | IPR0-IPR7 | 优先级寄存器 (每中断占8位) | 0xE000E400 | > 📌 注意：Cortex-M0 的优先级配置寄存器只使用高有效位（如 [7:6]） #### 四、高级应用技巧 1. **中断嵌套控制** ```c __disable_irq(); // 全局关中断 critical_code(); // 执行临界代码 __enable_irq(); // 全局开中断 ``` 2. **动态优先级调整** ```c // 运行时提升UART中断优先级 NVIC_SetPriority(USART1_IRQn, 1); ``` 3. **中断状态查询** ```c if(NVIC_GetPendingIRQ(TIM2_IRQn)) { // 处理挂起的中断 } ``` #### 五、调试常见问题 1. **中断未触发** - 检查 `SCB->VTOR` 向量表地址是否正确 - 确认 `NVIC_EnableIRQ()` 和 `外设中断使能` 双开启 2. **中断频繁触发** - 服务函数内必须清除外设中断标志 - 检查优先级配置是否冲突 3. **HardFault 处理** ```c void HardFault_Handler(void) { uint32_t *sp = __get_MSP(); uint32_t pc = sp[6]; // 获取出错时的PC while(1); // 结合调试器分析 } ``` #### 六、与 Cortex-M3/M4 的区别 | 特性 | Cortex-M0 | Cortex-M3/M4 | |--------------|--------------------|--------------------| | 优先级分组 | ❌ 不支持 | ✅ 支持抢占/子优先级 | | 优先级位数 | 通常2位 (4级) | 最多8位 (256级) | | 中断向量重定位| 有限支持 | 完整支持 | | 尾链中断 | ❌ 不支持 | ✅ 硬件加速 | > 💡 提示：具体实现因芯片厂商而异，请务必查阅对应芯片参考手册（如 STM32F0xx 参考手册）[^1][^3]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值